申請	日期	87.1.7
案	號	87100331
類	別	HOLL 2/16- 2/10

395056

		發新	明型	専	. :	利	1	兑 ——	明		書				
一、發明 一、新型	中:3	Ż.		億 單 億 裝		<b>支</b> 具	備言	己億	單元	. 之	非 揮	發竹	生 半		體
	英 2	文	<u> </u>												
二、發明人	姓 .	名	(1) (2)	大 中味 香	道夏		浩								
	國	籍	日	本	<u>.</u>										
	住、居	所		日本三菱同(1	電 機	京株式	邓千 /	代 田社 內	區丸	O F	夕2丁	目 2	番 35	號	
三、申請人	姓(名稱	名 )	三章(三	菱電 W	費股 (機 株	—— 份有 ∶式 <del>1</del>	限 公 <b>建</b> 社	 公司 )							
	國	籍	日		本										
	住、月(事務)		日:	本 國 🤋	東京	都千	代日		丸の	內 2	丁目	2番3	涨		
	代表 姓	人名	北	岡	<b>鉴</b>										

)

四、中文發明摘要(發明之名稱:

記憶單元及具備記憶單元之非揮發)

性半導體記憶裝置

本發明之目的是提供非揮發性半導體記憶裝置,可以使用低電壓電源以高可靠度進行高速之讀出動作,和可以以低成本製造。

本發明之解決手段是使記憶單元陣列104包含有記憶單元電晶體MC,和與各個記憶單元電晶體對應之單元選擇電晶體MS。記憶單元SG解碼器114將電位供給到與被選擇列對應之單元選擇線ML。單元選擇電晶體MS依照單元選擇線ML之電位,使經由記憶單元電晶體在位元線與源極線之間流動之電流之導通路徑進行開閉。其結果是在讀出動作時,可以抑制流自非選擇之記憶單元電晶體之洩漏電流之影響。

英文發明摘要(發明之名稱:

本纸張尺度適用中國國家標準(CNS)A4規格(210×297公營)

`	承辦人代碼									
-	大	類								
	IPC	分類								

A6 B6

本	案	己	向	
	~~	_		

日 本 國(地區) 申請專利,申請日期:1997-9-5 案號:9-241354, ☑有 □無主張優先權

有關微生物已寄存於:

,寄存日期:

, 寄存號碼:

( 請先閱讀背面之注意事項再填寫本頁各欄 )

訂

# 五、發明説明(1)

[發明所屬之技術領域]

本發明有關於記憶單元及具備記憶單元之非揮發性半導體記憶裝置,尤其有關於使用低電壓電源進行寫入和消除之記憶單元和具備該記憶單元之非揮發性半導體記憶裝置。

近年來,作為非揮發性半導體記憶裝置之1種之快速記憶器因為可以以比動態隨機存取記憶器(DRAM)廉價之方式製造,所以可以作為下一世代之記憶裝置。

圖 43是 電路 圖,用來表示習知之 NOR型快速記憶器之記憶單元陣列 1000之構造。在該記憶單元陣列排列有多個之字線 WL,和多個位元線 BL。在圖 43中代表性的顯示有字線WL1,WL2,WL3,…,和位元線 BL1,BL2,BL3。在字線 WL和位元線 BL之各個交點設有記憶單元 MC。記憶單元 MC以浮動型MOS電晶體構成。

下面將說明構成記憶單元之記憶單元電晶體之構造。

國 4 4 是 剖 面 模 式 圖 , 用 來 說 明 非 揮 發 性 半 導 體 記 憶 裝 置 之 記 億 單 元 電 晶 體 之 構 造 。 如 圖 4 4 所 示 , 該 記 憶 單 元 電 晶 體 具 有 : n型 源 極 區 域 2 和 n型 吸 極 區 域 3 , 形 成 在 p型 半 等 體 基 板 1 之 主 表 面 上 ; 浮 動 閘 極 電 極 5 , 經 由 隧 道 氧 化 膜 4 形 成 在 被 該 源 極 區 域 2 和 吸 極 區 域 3 包 夾 之 通 道 區 域 之 上 方; 和 控 制 閘 極 電 極 7 , 經 由 絕 緣 膜 6 形 成 在 该 严 動 閘 極 電 極 5 之 上 方 。 各 個 記 憶 單 元 電 晶 體 之 源 極 區 域 2 和 吸 極 區 域 3 以 離 子 注 入 形 成 , 利 用 形 成 在 严 動 閘 極 電 極 5 和 控 制 閘 極 電 極 7 之 侧 壁

之側壁 絕 緣 膜 9 作 為 罩 幕。

## 五、發明説明(2)

參 照 圖 43~ 圖 44,在 各 個 記 憶 單 元 , 其 源 極 區 域 2 連 接 有 源 極 線 S L 。 在 吸 極 區 域 3 連 接 有 位 元 線 B L 。 在 控 制 閘 極 電 極 7 連 接 有 字 線 W L 。

源極和吸極間之導電度(電導)依照施加在控制閘極電極7之電位而變化。利用控制閘極電極7之電位之增加使源極和吸極間開始有電流流動之控制閘極電極7之電位稱為臨界值。該臨界值隨著電子之儲存在浮動閘極電極5而增加。

記憶單元電晶體利用浮動閘極 5之帶電狀態之變化用來記憶資訊。另外,浮動閘極電極 5因為絕緣膜與外部產生電的斷開,所以構建成以非揮發性記憶資訊。

下面將簡單的說明 NOR型快速記憶器之讀出動作、寫入動作,和消除動作。

在寫入動作時,利用通道熱電子注入用來將電子注入到 浮動閘極電極。利用這種方式使記憶單元電晶體之臨界值 Vth從低臨界值側朝向高臨界值側變化。

在消除動作時,利用源極或吸極之閘極邊緣之FN(Fawler-Nordheim)隧道現象,從浮動閘極電極中吸出電子。利用這種方式使臨界值Vth從高臨界值側朝向低臨界值側變化。

在讀出動作時,對被選擇之位元線BL施加1V程度之電壓,對被選擇之位元線WL施加外部電源電壓Vcc,利用位於與被選擇之位元線BL之交點之記憶單元電晶、體之源極和吸極間是否有電流流動用來讀出資訊。

圖 45~ 圖 46表示 NOR型 快速記憶器之臨界值電壓分布。如 圖 44所示,在 NOR型 快速記憶器中, 臨界值 Vth高於外部電源電壓 Vcc(5V)之狀態稱為寫入狀態, 臨界值 Vth低於外

# 五、發明説明(3)

部電源電壓 Vcc(5V)之狀態稱為消除狀態。

在 N O R 型 快 速 記 億 器 中 , 對 每 一 個 位 元 進 行 寫 入 , 和 對 全 部 之 位 元 一 起 進 行 消 除 。 因 此 , 消 除 狀 態 之 臨 界 值 分 布 比 寫 入 狀 態 之 臨 界 值 電 壓 分 布 寬 廣 。

然而,如圖 4 6 所示,當使用現行之 3.3 伏特之外部電源電壓 V c c 時,臨界值電壓 V t h 變成為 1.5 伏特以下,會發生所謂之過消除單元。

圖 47是電路圖,用來說明快速記憶器之過消除單元之問題。如圖 47所示,在讀出被連接到位元線 B L 之記憶單元 M C 1 之資料之情况時,被連接到同一個位元線 B L 之記憶單元 M C 2 , M C 3 , M C 4 , … 會造成過消除單元。為著讀出記憶單元之 M C 1 之資料,所以對位元線 B L 施加 1 V 程度之電壓。另外,對被連接在記憶單元 M C 1 之字線 W L 1 施加外部電源電壓 V c c。

在這種情況,連接到記憶單元 MC2, MC3, MC4, ··· 之各個之字線 WL2, WL3, WL4, ··· 之電位,與 OV無關,經由各個過消除單元會有洩漏電流 io流到位元線 BL。其結果是因為選擇狀態之記憶單元 MC1為寫入狀態,所以與是否有流經本來之記憶單元 MC1之電流無關的,都從外部判定為消除狀態。因此,此種過消除單元之存在變成快速記憶器之動作上之致命之缺點。

下面將說明把位元線分割成每一個區之《DINOR型快速記憶器。

有關於DINOR型快速記憶器之內容被揭示在「非揮發性半導體記憶裝置(日本國專利案特顯平8-116297號)」,下面將說明其內容。

## 五、發明説明(4)

圖 4 8 是 電 路 圖 , 用 來 表 示 習 知 之 D I N O R 型 快 速 記 億 器 之記 億 單 元 陣 列 2 0 0 0 0 之 構 造 。 如 圖 4 8 所 示 , 記 億 單 元 陣 列 2 0 0 0 包 含 有 2 個 之 記 億 單 元 陣 列 塊 B L K 0 和 B L K 1 。 在 圖 4 8 中 , 對 於 1 個 之 記 憶 單 元 陣 列 塊 B L K 0 或 B L K 1 , 代 表 性 的 顯 示 各 具 有 4 個 之 記 憶 單 元 電 晶 體 M C。

記憶單元陣列塊BLKO包含有:記憶單元電晶體MC1a和MC1b,其各個之吸極連接到副位元 線SBL1;和記憶單元電晶體MC2a和MC2b,其各個之吸極連接到副位元線SBL2。另外,記憶單元陣列塊BLKO包含有:選擇閘SG1,用來使主位元線BL1和副位元線SBL1之連接進行開閉;和選擇閘SG2,用來使主位元線BL2和副位元線SBL2之連接進行開閉。

記憶單元電晶體 MC1a和 MC2a之控制 閘極電極均連接到字線 WL1,記憶單元電晶體 MC1b和 MC2b之控制 閘極電極均連接到字線 WL2。

記憶單元陣列塊 B L K O 所包含之記憶單元電晶體均與源極線 S L 1 連接。

記憶單元陣列塊BLK1亦同樣的包含有:記憶單元電晶體MC3a和MC3b,其各個之吸極連接到副位元線SBL3;和記憶單元電晶體MC4a和MC4b,其各個之吸極連接到副位元線SBL4。

記憶單元陣列塊 B L K 1 更包含有:選擇閘 S G 3,用來使主位元線 B L 1 和副位元線 S B L 3 之連接進行開閉;和選擇閘 S G 4,用來使主位元線 B L 2 和副位元線 S B L 4 之連接進行開閉。

記憶單元電晶體 MC3a和 MC4a之控制 閘極電極運接到字線

## 五、發明説明(5)

VL3, 記憶單元電晶體 MC3b和 MC4b之控制 閘極電極連接到字線 VL4。

記憶單元陣列塊 B L K 1 所包含之記憶單元電晶體均與源極線 S C 2 連接。

在DINOR型快速記憶器中,對記憶單元之寫入、消除、和讀出動作之進行是在利用對應之選擇閘SG之開閉用以選擇對應之記憶單元陣列塊之後。另外,記憶單元MC以浮動閘極型MOS電晶體構成。

下面將說明 D 1 N O R 型快速記憶器之消除動作和寫入動作。 圖 4 9表示外部電源電壓 V c c 為 3 . 3 V 時之 D I N O R 型快速記憶器之記憶單元之臨界值電壓分布。

在消除動作時,利用FN隧道現象在通道之全面一起注入浮動閘極電極之電子。利用這種方式使臨界值電壓Vth從低臨界值電壓側朝向高臨界值電壓/變化。

在寫入動作時,利用吸極邊緣之FN隧道現象,用來使低臨界值分布側成為寫入狀態,和使高臨界值分布側成為 消除狀態。

另外,在 D I N O R型 快速記憶器中,對每一個位元施加脈波式之電壓藉以吸出電子,然後經由重複進行臨界值之驗證動作,可以使低臨界值例2分布帶變狹。其結果是低臨界值例分布之最下限變成 1.5 V 以上,可以實現使用 3.3 V 之外部電源電壓 V c c 之動作。

[發明所欲解決之問題]

然 而 , 在 非 揮 發性半導 韻 記 憶 裝 置 中 , 對 於 低 罶 懕 動 作

## 五、發明:説明(6)

,低消耗電力動作,和高速讀出動作有更進一步要求之傾向。

圖 50表示當外部電源電壓 Vcc為 1.8V時之 DINOR型快速記憶器之記憶單元之臨界值分布。

如圖 50所示,當外部電源電壓 Vcc變成現行之 3.3 V以下(例如 1.8 伏特)時,低臨界值 側之最下限就變成 1.5 V以下,產生所謂之過寫入單元。其結果是即使具有 DINO R型快速記憶器之上述技術時,要實現直接使用外部電源電壓 Vcc之讀出動作會有困難。

為 著 解 決 此 種 問 題 , 必 需 考 慮 使 用 一 種 裝 置 用 來 使 低 電 壓 化 之 外 部 電 源 電 壓 V c c 在 讀 出 動 作 時 升 壓 到 現 行 之 電 壓 位 準 (3.3 V)程 度 , 將 該 升 壓 後 之 電 壓 施 到 字 線。

但是,使用該裝置時因為升壓需要時間所以會使讓出動作變慢。另外,升壓動作會造成消耗電力之增大。另外,增加以3.3V進行動作之電路,會有使低電壓化至1.8V之節省消耗電力效果減小之問題。

因此,本發明用來解決上述之問題,其目的是提供非揮發性半等體記憶裝置,即使以低電壓動作時亦可以避免由於過消除或過寫入而造成錯誤動作。

另外,本發明之另一目的是提供非揮發性半等體記憶裝置,即使在使用低電壓電源之情況時,亦可以進行高速說出動作。

本發明之另一目的是提供非揮發性半導體記憶裝置,可以進行低電壓動作和可以以低成本製造。

## 五、發明説明(7)

#### [解決問題之手段]

本發明之第1態樣是一種非揮發性半導體記憶裝置,形 成在半導體基板上,其中具備有:多個記憶單元,被排列 成多個列和多個行;多個字線,被設置成對應到多個列之 ;多個位元線,被設置成對應到多個行之各個 ,用來供給第1電位;多個記憶單元之各個包含有: 記 憶 單 元 電 晶 體 ; 和 MOS電 晶 體 ; 各 個 記 憶 單 元 雷 晶 體 包 控制閘極,利用對應之字線用來控制其電位;源極 ,被控制閘極之電位控制,成為互相導通/非導通 ; 和 浮 動 閘 極 ; 各 個 MOS 電 晶 體 使 經 由 對 應 之 記 憶 單元電晶體在位元線和第1電位之間流動之電流之響通路 徑 選 擇 性 的 進 行 開 閉 ; 屬 於 同 一 列 之 多 個 MOS電 晶 體 共 用 ,更具備多個金屬配線對應到同一列之各個;多個 金屬配線之各個被配置成介入有絕緣膜,在對應之闡極層 之上方具有多個連接孔;各個金屬配線經由任何一個對應 之 連 接 孔 形 成 與 對 應 之 閘 極 層 連 接 ; 和 更 具 備 有 開 關 選 擇 裝置 , 在 回 應 外 部 位 址 信 號 時 , 選 擇 性 的 將 電 位 供 給 到 各 個金屬配線。

本發明之第 2 態樣之非揮發性半導體裝置是在第 1 態樣之非揮發性半導體記憶裝置,其中更具備有:列選擇裝置,在回應外部位址信號時,用來選擇字線;「行選擇裝置,在回應外部位址信號時,用來選擇位元線;和寫入消除裝置,用來對記憶單元電晶體之浮動閘極進行注入電子或吸出

## 五、發明説明(8)

電子。

本 發 明 之 第 3 態 樣 是 一 種 非 揮發性半導體記憶裝 置 , 形 成 在 半 學 體 基 板 上 , 其 中 具 備 有 : 多 個 記 憶 單 元 , 被 排 列 成 多 個 列和多個行;多個字線,被設置成對應到多個列之各個; 多個位元線,被設置成對應到多個行之各個;和源極線, 用來供給第1電位;多個記憶單元被分割成多個區,各個 區包含有被配置成多個列和多個行之多個記憶單元;多個 位元線包含有:多個主位元線,跨越多個區,被設置成對 應 到 多 個 記 憶 單 元 之 行 ; 和 多 個 副 位 元 線 群 , 被 設 置 成 分 別對應到上述之多個區;各個副位元線群具有多個副位元線 與對應之區內之多個行形成對應;多個記憶單元之各個包 含有:記憶單元電晶體;和開關裝置; 各個記憶單元電 晶體包含有:控制閘極,利用對應之字線用來控制其電位 ;源極和吸極,被控制閘極之電位控制,成為互相導通/ 非 導 通 之 狀 態 ; 和 浮 動 閘 極 ; 各 個 開 關 裝 置 更 包 含 : 使 經 由對應之記憶單元電晶體在位元線和第1電位之間流動之 電 流 之 導 通 路 徑 選 擇 性 的 進 行 開 閉 ; 列 選 擇 裝 置 , 在 回 應 外部位址信號時,用來選擇字線;行選擇裝置,在回應外 部位址信號時,用來選擇位元線;開闢選擇裝置,在回應 外部位址信號時,用來控制多個開關裝置;寫入消除裝置 用來對記憶單元電晶體之浮動閘極進行注入電子或吸 出電子;和連接裝置,用來將多個副位元線群選擇性的連 接到多個主位元線。

本 發 明 之 第 4 態 樣 之 非 揮 發 性 半 導 體 記 憶 裝 置 是 在 第 3 態

## 五、發明説明(9)

樣之非揮發性半導體記憶裝置,其中更具備有讀出裝置,用來讀出被選擇之記憶單元電晶體之資料;列選擇裝置在從記憶單元電晶體讀出資料之讀出動作時,將第2電壓供給到對應之字線,在等待時將第3電壓供給到多個字線;和第2電壓和上述之第3電壓相同。

本發明之第5態樣之非揮發性半導體記憶裝置是在第3態樣之非揮發性半導體記憶裝置,其中各個開關裝置是 MOS電晶體;屬於同一列之多個 MOS電晶體共用閘極層,和更具備有多個金屬配線對應到同一列之各個;多個金屬配線之各個經由具有多個連接孔之絕緣膜被配置在對應之閘極層之上方;各個金屬配線經由任何一個對應之連接孔形成與對應之閘極層連接;和開關裝置在回應外部位址信號時,選擇性的將電位供給到各個金屬配線。

本 發 明 之 第 6 態 樣 是 一 種 非 揮 發 性 半 導 體 記 憶 裝 置 , 形 成在半導體基板上,其中具備有:多個記憶單元,被排列 多個行 ;多個 字線, 被設置成對應到多個列之 ; 多個位元線 ,被設置成對應到多個行之各個 極線,用來供給第1電位;多個記憶單元之各個包含有: 記憶單元電晶體;和開關裝置;各個記憶單元電晶體包含 有: P型之源極區域和P型之吸極區域, 形成在被設於半導 體 基 板 之 主 表 面 之 n 型 阱 内 ; 浮 動 閘 極 , 經 由 隧 道 氧 化 膜 形成在被源極區域和吸極區域包夾之通道區域上;和控制 閘 極 , 經 由 絕 緣 膜 形 成 在 浮 動 閘 極 之 上 方 , 其 電 位 受 對 應 之字 線 控 制 ; 各 個 開 關 裝 置 使 經 由 對 應 之 記 憶 單 元 雷 晶 體 在位元線和第1電位之間流動之電流之等通路徑選擇性的

請先閱讀背面之注意事項再填寫本頁)

## 五、發明説明([())

進行開閉。

本發明之第7態樣之非揮發性半導體記憶裝置是在第6態樣之非揮發性半導體記憶裝置,其中更具備有:列選擇裝置,在回應外部位址信號時,用來選擇字線;行選擇裝置,在回應外部位址信號時,用來選擇位元線;開關選擇裝置,在回應外部位址信號時,用來控制多個開關裝置;和寫入消除裝置,用來對記憶單元電晶體之浮動閘極進行注入電子或吸出電子。

本發明之第8態樣是一種記憶單元,用來構成形成在半導體基板上之非揮發性半導體記憶裝置之記憶單元陣列之多個列之各個字線,被設置成對應到記憶單元陣列之多個行之各個沒和多個源極線,用來供給第1電位;其中具備有:記憶單元電晶體,在對應之位元線和第1電位分別,用來使經由記憶單元電晶體在位元線和第1電位之別,用來使經由記憶單元電晶體在位元線和第1電位之電品體內,與上電量上,與實過一點,形成在半導體基板之主表面上,與第1不純物區域具有指定之間隔;第1電極層,經由第1和銀化股形成在被第1不純物區域和上述第2不純物區域包夾之

區域之上方;和第2電極層,經由第1絕緣膜形成在第1電極層之上方;選擇電晶體包含有:第3不純物區域,形成

# 五、發明説明(11)

在半導體基板之主表面上;第4不純物區域,形成在半導體基板之主表面上,與第35純物區域具有指定之間隔;第3電極層,經由第2氧化膜形成在被第3不純物區域和第4不純物區域包夾之區域之上方;和第4電極層,經由第2絕緣膜形成在第3電極層之上方;第2不純物區域和第3不純物區域共用同一區域;第1氧化膜和第2氧化膜以同一工程形成;第1電極層和第3電極層以同一工程形成;第1超緣膜和第2絕緣膜以同一工程形成;和第2電極層和第4電極層以同一工程形成。

本發明之第 9態 樣之記憶單元是在第 8態 樣之記憶單元中使屬於同一列之多個選擇電晶體至少共用第 3電極層,更具備有多個金屬配線對應到同一列之各個;多個金屬配線之各個經由具有多個連接孔之絕缘膜被配置在對應之屬於同一列之上述選擇電晶體之上方;和各個金屬配線經由任何一個對應之連接孔形成與對應之第 3電極層連接。

本發明之第10態樣是一種記憶單元,用來構成非揮發性 半導體記憶裝置之記憶單元陣列,具備有:多個字線,被 設置成對應到記憶單元陣列之多個列之各個;和多個源極 線,被設置成對應到記憶單元準列之多個行之各個;和多個源極 線,用來供給第1電位;其中具備有:記憶單元電晶體; 和MOS電晶體;記憶單元電晶體包含有:控制閘極,受對 應之字線之電位之控制;源極和吸極,被控制閘極之電位 控制,成為互相導通/非導通之狀態;和浮動閘極;MOS電 晶體使經由記憶單元電晶體在位元線和第1電位之間流動之電流

# 五、發明說明 (12)

之 等 通 路 徑 選 擇 性 的 進 行 開 閉 ; 和 記 億 單 元 電 晶 體 之 閘 極 幅 度 小 於 M O S 電 晶 體 之 閘 極 幅 度 。

本發明之第11態樣之記憶單元是在第10態樣之記憶單元中使記憶單元電晶體之吸極與對應之位元線連接;記憶單元電晶體之源極與MOS電晶體之一方之導通端子連接;和MOS電晶體之另外一方之導通端子與源極線連接。

本發明之第12態樣之記憶單元是在第10態樣之記憶單元中使MOS電晶體之一方之等通端子與對應之位元線連接;MOS電晶體之另外一方之等通端子與記憶單元電晶體之吸極連接;和記憶單元電晶體之源極與源極線連接。

本發明之第13態樣是一種記憶單元,用來構成非揮發性半導體記憶裝置之記憶單元陣列,具備有:多個字線,被設置成對應到記憶單元陣列之多個行之各個;和多個源極線,用來供給第1電位;其中具備有:記憶單元電晶體;和MOS電晶體;記憶單元電晶體包含有:控制開極,受對應之字線之電位之控制;源極和吸極,被控制開極,受對應之字線之電位之控制;源極和吸極,被控制開極之電位控制,成為互相導通/非導通之狀態;和浮動開極;MOS電晶體使經由記憶單元電晶體在位元線和第1電位之間流動之電流之導通路徑選擇性的進行開閉;和記憶單元電晶體之吸極,在對記憶單元電晶體進行寫(人動作時,被施加寫入電壓;寫入電壓大於記憶單元電晶體之源極/吸極穿通耐壓。

本 發 明 之 第 1 4 態 樣 之 記 憶 單 元 是 在 第 1 3 態 樣 之 記 憶 單 元中 使 記 憶 單 元 電 晶 體 之 吸 極 與 對 應 之 位 元 線 連 接 ; 記 憶 單

## 五、發明説明(13)

元電晶體之源極與 MOS型電晶體之一方之等通端子連接;和 MOS電晶體之另外一方之等通端子與源極線連接。

本發明之第15態樣之記憶單元是在第13態樣之記憶單元中使 MOS電晶體之一方之等通端子與對應之位元線連接;MOS電晶體之另外一方之等通端子與記憶單元電晶體之吸極連接;和記憶單元電晶體之源極與源極線連接。
[發明之實施形態]

下面將使用附圖用來說明本發明。另外,對於相同之構成元件附加相同之符號而其重複之說明則加以省略。

圖 1 是 概 略 方 塊 圖 , 用 來 表 示 本 發 明 之 實 施 形 態 1 之 非 揮發 性 半 導 體 記 憶 裝 置 100 之 構 造 。

如圖 1 所示,該非揮發性半導體記憶裝置 100包含有位址緩衝器 102,記憶單元陣列 104,WL解碼器 106,Y解碼器 108,記憶單元 SG解碼器 114,和源極解碼器 116。

位址缓衝器 102 用來接受來 1 外部之位址信號 Ao~ Ai,藉 以輸出對應之內部列位址信號 Ax和對應之內部行位址信號 Ay。 WL解碼器 106 用來接受來自位址緩衝器 102之內部行位址 信號 Ax,藉从選擇對應之記億單元陣列 104之字線。Y解碼 器 108 用來接受來自位址緩衝器 102之內部行位址信號 Ai, 藉从選擇記億單元陣列 104之對應之位元線。

記憶單元陣列104是NOR型記憶單元陣列,包含有多個記憶單元電晶體NC,和多個單元選擇電晶體NS。記憶單元電晶體NC以浮動閘型電晶體構成。在各個記憶單元電晶體NC

## 五、發明説明(14)

設 有 對 應 之 單 元 選 擇 電 晶 體 MS。 單 元 選 擇 電 晶 體 以 MOS雷 晶體構成。

亦即,實施形態1之1個之記憶單元之構成包含有記憶單 元電晶體MC,和被設置成與該記憶單元電晶體MC對應之單 元 選 擇 電 晶 體 MS。 下 面 將 以 1 個 之 記 憶 單 元 電 晶 體 構 成 記 憶 單 元 之 習 知 之 記 憶 單 元 稱 為 1 電 晶 體 型 記 憶 單 元 , 將 實 施形態 1之記憶單元稱為2電晶體型記憶單元。另外,在以 下之說明中,記憶單元電晶體和單元選擇電晶體都是N通 道型NOS電晶體。

在圖 1中代表性的顯示有記憶單元電晶體 MC11, MC12, MC21 和 MC22, 和 單 元 選 擇 電 晶 體 MS11.MS12.MS21和 MS22。

記憶單元電晶體 MC11和 MC21之各個閘極電極均連接到字 線 WL1。 記憶單元電晶體 MC12和 MC22之各個閘極電極均連 接 到 字 線 VL2。

記 憶 單 元 電 晶 體 MC11,MC12,MC21, 和 MC22之 各 個 源 極 區 域 連 接 到 源 極 線 S L 。

單元選擇電晶體 MS11連接在位元線 BL1和記憶單元電晶 體 MC11之吸極區域之間。單元選擇電晶體 MS12連接在位元 線 BL1和記憶單元電晶體 MC12之吸極區域之間。單元電晶體· MS21連接在位元線 BL2和記憶單元電晶體 MC21之吸極區域. 之 間 。 單 元 選 擇 電 晶 體 MS22連 接 在 位 元 線 BL2和 記 憶 單 元 電 晶 體 MC22之 吸 極 區 域 之 間 。 以 下 對 於 將 單 元 選 擇 電 晶 艠 22 MS配置在記憶單元電晶體 MC之吸極區域和位元線 BL之間之 連接稱為吸極選擇型連接。

## 五、發明説明(15)

單元選擇電晶體 MS11和 MS21之各個之關極電極均連接到單元選擇線 ML1。單元選擇電晶體 MS12和 MS22之各個之閘極電極均連接到單元選擇線 ML2。

WL解碼器 106依照從位址緩衝器 102施加之內部列位址信號 Ax,選擇對應之字線 WL1~ WL4的其中之一。

記憶單元 S G 解碼器 114在寫入,消除,知讀出動作時,依照從位址緩衝器 102施加之內部列位址信號 Ax,選擇對應到被選擇之列之其中之一之單元選擇線 M L 1, M L 2。

源極解碼器 116依照寫入,消除,讀出動作,用來調整源極線 SL之電位。

該非揮發性半導體記憶裝置100更包含有高電壓產生電路110,負電壓產生電路112,阱電位產生電路120,和讀出電壓產生電路132。

高電壓產生電路 110 用來接受外部電源電壓 Vcc,藉以產生對記憶單元進行資料寫入或消除動作所需要之高電壓。 負電壓產生電路 112 用來接受外部電源電壓 Vcc,藉以產生對記憶單元陣列進行資料寫入或消除動作所 需要之負電壓。讀出電壓產生電路 132 用來產生任意之讀出電壓。

阱 電 位 產 生 電 路 120用 來 接 受 負 電 壓 產 生 電 路 112之 輸 出, 藉 以 控 制 用 以 形 成 記 憶 單 元 電 晶 體 之 半 導 體 基 板 表 面 之 阱 電 位 。 寫 入 電 路 130用 來 將 接 受 自 高 電 壓 產 生 電 路 110之高 電 壓 供 給 到 對 應 之 位 元 線 。

VL解碼器 106接受高電 壓產生電路 110和 負電 壓產生電路 112 之輸出,在寫入動作時將負電壓供給到被選擇之字線,在

## 五、發明説明(16)

消除動作時將高電壓供給到被選擇之字線。另外, WL解碼器 106用來接受在讀出電壓產生電路 132產生之任意之讀出電壓之供給。

源極解碼器 116接受負電壓產生電路 112之輸出,經由源極線 SL使記憶單元電晶體 MC1之源極電位成為負電壓。

該非揮發性半導體記憶裝置100更包含有寫入/消除控制電路122,資料輸入/輸出緩衝器124,資料驅動器126,感測放大器128,和寫入電路130。

寫入/消除控制電路122用來控制對記憶單元之寫入動作和消除動作。資料輸入/輸出緩衝器124接受來自外部之資料將其輸出到內部電路,或是接受從記憶單元讀出之資料將其輸出到外部。資料驅動器126接受被輸入到資料輸入/輸出緩衝器124之寫入資料,藉以驅動對應之位元線電位。 感測放大器128在資料讀出時,經由位元線BL1或BL2,依照被選擇之記憶單元之記憶資訊,輸出對應之讀出資料。寫入電路130接受和保持來自資料驅動器126之寫入資料,將來自高電壓產生電路110之高電壓供給到對應之位元線。

資料驅動器 126和感測放大器 128經由行選擇閘 SLG1連接到位元線 BL1,和經由行選擇閘 SLG2連接到位元線 BL2,行選擇閘 SLG1和 SLG2之閘極電位受Y解碼器 108之控制。因此,依照來自位址缓衝器 102之內部行位址信號 Ay,用來使被選擇之位元線和戲測放大器 128和資料驅動器 126產生連接。

下面將簡單的說明實施形態1之非揮發性半導 體記憶裝置100之動作。

請先閱讀背面之注意事項再填寫本頁

## 五、發明説明(17)

#### [程式動作]

在對記憶單元寫入資料時,對位址緩衝器102施加位址信號Ao~Ai用以指定所欲選擇之記憶單元之位址。另外一方面,在資料輸入/輸出緩衝器124施加所欲寫入之資料,資料驅動器126將其驅動成為對應之位元線之電位位準。 寫入電路130經由位元線BL1接受來自資料驅動器126之寫入資料。

下面將說明對記憶單元電晶體 MC11進行資料之寫入之情況。首先對含有記憶單元電晶體 MC11之區 (Sector)進行消除動作。此處之區是指形成在同一阱內之記憶單元群。下面將以記憶單元電晶體 MC11為重點進行說明。

被寫入/消除控制電路122控制之位元線BL1成為浮動狀態,高電壓產生電路和負電壓產生電路分別產生高壓不負電壓。與其對應的,源極解碼器116經由源極線SL使記憶單元電晶體MC1之源極電位成為負電位(例如,-8V)。另外一方面,阱電位產生電路120亦使記憶單元電晶體之阱電位成為與記憶單元電晶體MC11之源極電位相同之負電位(例如,-8V)。

記憶單元 S G 解碼器 114在回應內部行位址信號 A x 時,對所選擇之列之對應之單元選擇線 M L 1供給指定之電位。 W L 解碼器 106被寫入/消除控制電路 122控制,用來對字線 W L 1供給從高電壓產生電路 110輸出之高電壓(例如,10V)。利用這種方式,從基板側將電子注入到記憶單元電晶體 M C 11之浮動閘極電極,用來提升該等記憶單元電晶體 M C 11之 經界值。

## 五、發明説明(18)

寫入電路 130被寫入/消除控制電路 122控制,用來驅動位元線 BL1之電位位準。源極解碼器 116用來使源極線 SL1成為浮動狀態。阱電位驅動電路 120被寫入/消除控制電路 122控制,用來使阱電位成為如同 0 V 之電位。

記憶單元 S G 解碼器 114在回應內部列位址信號 A x 時,對所選擇之列之對應之單元選擇線 M L 1供給指定之電位。 W L 解碼器 106被寫入/消除電路 122控制,用來對字線 W L 1供給從負電壓產生電路 112施加之電位(例如,-10V)。寫入電路 130亦被寫入/消除控制電路 122控制,根據從高電壓產生電路 110輸出之高電壓,用來使位元線 B L 1之位準成為高電位(例如,5V)。

其結果是從記憶單元電晶體 MC11之浮動閘極電極中將電子吸出,藉以變化記憶單元電晶體 MC1之臨界值。

在習知之NOR型快速記憶器中,即使在只對1個之位元線BL之記憶單元電晶體進行資料之寫入之情況時,連接在同一位元線之非選擇狀態之記憶單元電晶體之吸極亦會被施加高電壓。因此,在同一位元線上之非選擇狀態之記憶單元電晶體之浮動閘極中之電荷量會產生變化,在最壞之情況會有寫入之資料產生變化之問題。

但是,在實施形態 1之 2電晶體記憶單元中,經由使用單元選擇電晶體,可以只使被選擇寫入之記憶單元電晶體與位元線產生連接。因此, 1個記憶單元電晶體之寫入動作不會受其 他之記憶單元電晶體之臨界值之影響。

## 五、發明説明(19)

#### [讀出動作]

當對記憶單元進行該出資料時,對位址緩衝器102施加位址信號Ao~ Ai用來指定所欲選擇之記憶單元之位址。從位址緩衝器102輸出內部列位址信號Ax。

記憶單元電晶體 MC1為被選擇者。記憶單元 SG解碼器 114 4 在回應內部列位址信號 Ax時,對被選擇讀出之列之對應之 單元選擇線 MC1供給指定之電位。 WL解碼器 106在回應內部 列位址信號 Ax時,對被選擇讀出之字線 WL1供給指定之電 位。另外,對位元線 BL1和源極線 SL供給指定之電壓。感 測放大器 128經由行選擇閘 SLG1用來檢測位元線 BL1之電位 之變化。

下面將詳細的說明實施形態 1之記憶單元陣列之構造。圖 2是電路圖,用來擴大的顯示圖 1之非揮發性半等體記憶裝置 100之記憶單元陣列 104之構造。在圖 2中,記憶單元陣列 104被分割成一些阱,阱 11a和 11b用來接受來自圖 1所示之阱電位產生電路 120之各個電位之供給。

如圖 2 所示,在實施形態 1 之 2 電 晶體型記憶單元中具有多個信號線 L用來控制單元選擇電晶體 MS之導通狀態。在圖 2 中顯示有代表性之信號線 L1和 L2。信號線 L以低電阻之配線 (例如鋁配線)構成。信號線 L1將接受自圖 1 所示之記憶單元 S G 解碼器 114 之電位供給到單元選擇線 ML1。

單元選擇線 NL被 構 建 成 使 同 一 區 内 之 同 一 列 之 單 元 選 擇 電 晶 體 之 閘 極 電 極 互 相 連 接 。 具 體 之 構 造 是 在 利 用 蝕 刻 加工 藉 以 形 成 單 元 選 擇 電 晶 體 之 閘 極 電 極 層 時 , 對 同 一 區 内 之

## 五、發明説明(20)

閘極電極進行加工形成一體之圖型。

信號線L2亦同樣的將接受自圖1所示之記憶單元SG解碼器114之電位供給到單元選擇線ML2。

信號線L在角n個位元(n>0),對構成單元選擇電晶體 MS 之閘極電極之電極層進行打樁。

下面將說明記憶單元和信號線1之構造。

圖 3 是 圖 2 所 示 之 記 億 單 元 陣 列 中 , 上 述 之 信 號 線 L 未 被 打 椿 之 區 域 之 剖 面 圖 , 圖 4 是 圖 2 所 示 之 記 億 單 元 陣 列 中 , 上 述 之 信 號 線 L 被 打 椿 之 區 域 之 剖 面 圖 。

記憶單元電晶體 MC具有: n型源極區域 12和 n型吸極區域 13,形成在 p型半導體基板 1之主表面上;浮動閘極電極 15.1,經由隧道氧化膜 14.1形成在被源極區域 12和吸極區域 13 包夾之通道區域之上方;和控制閘極電極 17.1,經由層間絕緣膜 16.1形成在浮動閘極電極 15.1之上方。

單元選擇電晶體 MC具有: n型源極區域 12和 n型吸極區域 23, 形成在 p型半導體基板 1之主表面上;浮動閘極電極 15.2, 經由氧化膜 14.2形成在被源極區域 12和吸極區域 23包夾之通道區域之上方;和控制閘極電極 17.2, 經由層間絕缘膜 16.2形成在浮動閘極電極 15.2之上方。

如圖 3所示,記憶單元電晶體 MC和單元選擇電晶體 MS共用形成在 p型半導體基板 1之主表面之源極區域 12。另外,用以構成記憶單元電晶體 MC和單元選擇電晶體 MS之氧化膜 14.1,14.2以同一工程形成。另外,用以構成記憶單元電晶體 MC和單元選擇電晶體 MS之各個之浮動電極 15.1,15.2以同一工程形成。另外,記憶單元電晶體 MC和單元選擇電晶體 MS之各個之控制 關極電極 17.1,17.2以同一工程形成。

信號線L經由絕錄膜30被配置在單元選擇電晶體MS之閘極電極上。

另外,如圆4所示,信號線1經由接觸孔連接到用以構成

## 五、發明説明(21)

單元選擇電晶體 MSn1之控制閘極電極之電極層。

上述之接觸孔被設在未形成有記憶單元電晶體和單元選擇電晶體之區域。

下面將使用附圖用來說明實施形態 1之 2電晶體型之記憶單元之製造方法。圖 5~圖 14是剖面圖,用來表示具有上述構造之 2電晶體型記憶單元之製造方法之工程。

如圖 5 所示,經由在 p型 矽 基 板 1 上 施 加 熱 氧 化 處 理 , 用來 在 p型 矽 基 板 上 之 全 面 形 成 隧 道 熱 氧 化 膜 14。 使 用 C V D 法等,以 1200 Å 程 度 之 膜 厚 , 在 隧 道 氧 化 膜 14 上 形 成 第 1 多 结晶 矽 膜 15 (浮 動 閘 極 電 極 層)。

其次,使用 CVD法等,在上述之第 1多結晶矽膜 15上形成 100 Å程度之膜厚之高溫氧化膜。使用 CVD法等,在該高溫氧化膜上形成 100 Å程度之厚度之矽氮化膜。然後,使用 CVD法在該矽氮化膜上形成 150 Å程度之厚度之高溫氧化膜。利用這種方式形成砂氧化膜/砂氮化膜/砂氧化膜之積層膜(以下稱為 0N0膜) 16。

其次,在上述之 0 N 0 膜 1 6 上,使用 C V D 法,以 1 2 0 0 A 程度之厚度,形成等入有不純物之第 2 多結晶矽膜 2 0。然後,使用 濺 鍍 法在該第 2 多結晶矽膜 2 0上形成 1 2 0 0 Å 程度之厚度之钨矽化物(WSi)層 21。利用這種方式形成作為控制閘極電極之等電層 17。在該等電層 17上堆積 TEOS (Tetra Ethgl 0rtho Silicate)膜 18。

下面將參照圖6~圖9之剖面圖用來說明對應到圖3所示之斷面部份之記憶單元陣列之製造方法。

如圖 6 所 示 , 在 上 述 之 T E O S 氧 化 膜 1 8 上 , 在 記 憶 單 元 電 晶 體 M S 部 , 和 對 應 到 單 元 選 擇 電 晶 體 M S 部 之 部 份 , 分 別 形

## 五、發明説明(22)

成 抗 蝕 劑 罩 幕 22,23。 對 TEOS氧 化 膜 18進 行 蝕 刻。

如圖7所示,使用上述被触刻之TEOS氧化膜18作為抗蝕劑,對錄矽化物(WSi)層21和第2多結晶矽膜20進行触刻。利用這種方式,如圖8所示的形成記憶單元電晶體MC部和單元選擇電晶體MS部之各個之等電層17.1,17.2。同時亦對問邊電晶體之開極進蝕刻。然後,使用TEOS氧化膜18作為抗蝕劑,對0N0膜16和第1多結晶矽膜15進行蝕刻。利用這種方式,如圖9所示,未被施加打樁之部份之單元選擇電晶體MS,以與記憶單元電晶體MC相同之工程形成。

下面將參照圖10~圖14之剖面圖用來說明對應到圖4所示之剖面圖之記憶單元陣列之製造方法。

如圖 10所示,對於信號線 L被打樁之部份,在 TEOS氧化膜 18上,於對應到記憶單元電晶體 MC部之部份形成抗蝕劑罩幕 24。對 TEOS氧化膜 18進行蝕刻。

如圖 11所示,使用上述被触刻之 TEOS氧化膜 18作為抗蝕劑,對 銷 矽化物 (WSi)層 21和第 2多結晶 矽膜 20進行蝕刻。利用這種方式,如圖 12所示的形成記憶單元電晶體 MC部之等電層 17.1。同時亦對周邊電晶體之關極進行蝕刻。

其次,如圖13所示,以只有單元選擇電晶體 MS部被保護之方式形成抗蝕劑圖型25。以TEOS氧化膜18和該抗蝕劑25作為單幕,進行ONO膜16和第1多結晶矽膜15之蝕刻。利用這種方式,如圖14所示,對信號線L施加打樁,用來使單元選擇電晶體 MS和記憶單元電晶體 MC一起形成。

利用此種製造所形成之單元選擇電晶體,在各個記憶單

## 五、發明説明(23)

元具有與記憶單元鄰接之記憶單元之隧道氧化膜,和同時形成之相同膜厚之閘極氧化膜,而且其構成是利用與記憶單元相同之浮動閘極電極層,和與記憶單元相同之層間絕緣膜,以及與記憶單元相同之控制閘極雷極層。

另外,圖10~圖14之氧化膜14之部份亦可以使用元件分離氧化膜。

如圖 16所示,記憶單元電晶體之活性區域幅度和單元選擇電晶體之活性區域幅度由分離氧化膜 60加以界定。

另外,圖 17表示對應到圖 15所記憶單元陣列 104之記憶單元閘圖型製作罩幕之一實例。在圖 17中,利用圖 13所示之抗蝕劑 25,使該區域之單元選擇電晶體之浮動閘極電極層未被蝕刻的殘留。

未被抗蝕劑25覆蓋之部份,以殘留在記憶單元電晶體之

## 五、發明説明(2.4)

閘極電極層和單元選擇電晶體之閘極電極層之上方之TEOS膜 18作為罩幕,使ONO膜 16.1,16.2和浮動閘極電極層 15.1,15.2被蝕刻。

另外,圖 18是 利用 記憶 單元 閘 圖型 製作 罩幕之變更,用來 進 行 不 除 去 控 制 閘 極 電 極 層 之 打 樁 之 剖 面 圖。如 圖 18所示, 浮 動 閘 極 電 極 層 15.2之 側 壁 和 控 制 閘 極 電 極 層 17.2之 側壁 由 A l 接 觸 部 40產 生 連 接。 利 用 這 種 方 式 使 以 A l 配 線形成 之 信 號 線 L和 浮 動 閘 極 電 極 層 15.2產 生 連 接。

另外,記憶單元電晶體和單元選擇電晶體之連接關係亦可以構建成在單元選擇電晶體 MS和位元線 BL之間配置記憶單元電晶體 MC(以下對此稱為源極選擇型連接),用來代替上面所說明之吸極選擇型連接。

依照上述之方式,1個記憶單元由記憶單元電晶體所構成,在讀出動作時,可以避免非選擇狀態之記憶單元因為連接在與選擇狀態之記憶單元相同之字線而產生洩漏電流,因此可以實現低電壓讀出動作。

另外,因為以與記憶單元電晶體相同之工程製造單元選擇電晶體,所以可以以最小設計尺度間隔形成。

另外,因為使用被配置成與單元選擇電晶體之控制閘極電極平行之鋁之信號線,可以使單元選擇電晶體以高速成為導通/非導通狀態,所以可以進行高速讀出動作。

[實施形態2]

下面將說明根據本發明之實施形態2之非揮發性半導體記憶裝置之動作。

實施形態 2是在實施形態 1所說明之具有 2電晶體型記憶單元之非揮發性半導體記憶裝置 100中,當讀出動作時使

# 五、發明説明(25)

施加在記憶單元電晶體之控制開極電極之電壓成為任意之電位,和在等待時對全部之記憶單元電晶體施加與讀出動作時相同之電壓。

圖 19表示實施形態 2之 2電晶體型記憶單元之記憶單元部之臨界值分布例。如圖 19所示,實施形態 2之記憶單元電晶體之低臨界值之分布亦可以在 0伏特以下。與此對應的,施加在記憶單元電晶體之控制閘極電極之電壓(讀出電壓)亦可以任意的選擇。

亦即,在 2 電 晶 體 型 記 億 單 元 中 , 因 為 單 元 選 擇 電 晶 體 連 接 到 各 個 之 記 憶 單 元 電 晶 體 , 所 以 連 接 到 與 選 擇 狀 態 之 記 憶 單 元 電 晶 體 相 同 位 元 線 之 非 選 擇 狀 態 之 記 憶 單 元 電 晶 體 之 對 應 之 單 元 選 擇 電 晶 體 全 部 變 成 O F F 狀 態 , 可 以 阻 止 非 選 擇 狀 態 之 記 憶 單 元 電 晶 體 產 生 洩 漏 電 流 。

下面將說明實施形態2之2電晶體型記憶單元之記憶單元電晶體部之讀出電壓和等待時之雷壓之關係。

圖 20表示施加在吸極選擇型連接之2電晶體型記憶單元之各種電壓之電壓條件。 Vcg表示施加在記憶單元電晶體之控制 開極電極之電壓(讓出電壓), Vs表示施加在與源極線連接之源極區域之電壓, Vd表示施加在與位元線連接之吸極區域之電壓, Vsg表示施加在單元選擇電晶體之閘極電極之電壓。

如圆 20所示,在等待時可以對記憶單元電晶體之控制閘極電極施加與設出動作相同之電壓。亦即,所有對應到記憶單元電晶體之單元選擇電晶體變成 0 F F 狀態,用來使記憶單

## 五、發明説明(26)

元電品體和位元線成為非連接狀態,因此不需要進行等待時和讀出時之雷壓調整。

另外,在使用外部電源電壓 Vcc以外之任意之電壓作為 讀出電壓 Vcg之情况時,以圖 1所示之讀出電壓產生電路 132 產生讀出電壓 Vcg,將其供給到 WL解碼器 106。

亦即,在實施形態 2之非揮發性半導體記憶裝置 100中,經由將讀出電壓 Vcg設定為任意之電壓,可以用來調整寫入速度或消除速度。

另外,經由在與讀出電壓Vcg相同之電壓進行等待,在 讀出動作時,可以又將單元選擇電晶體之閘極電壓充電至 指定之電壓。因此,不需要變化讀出 電壓Vcg(施加在字 線之電壓)就可以進行讀出動作,所以不需要以鋁配線對 字線施加打樁就可以進行高速讀出動作。

#### [實施形態3]

圖 21是 概略 方塊 圖,用來表示本發明之實施形態 3之非揮發性半導體記憶裝置 200之構造。

参照圖 21,該非揮發性半導體記憶裝置 200更包含有 SG解碼器 205,具備有記憶單元陣列 204用來代替非揮發性半導體記憶裝置 100之記憶單元陣列 104,和具備有源極解碼器 207和 208用來代替源極解碼器 116。

記憶單元陣列204是 DINOR型記憶單元陣列,包含有多個記憶單元陣列塊 BLK。在圖20中代表性的顯示有2個之記憶單元陣列塊 BLKO和 BLK1,在各個記憶單元陣列塊 BLK分別有4個之記憶單元電晶體和4個之單元選擇電晶體。

## 五、發明説明(27)

記憶單元陣列塊 BLKO包含有記憶單元電晶體 MC1a,MC1b,MC2a和 MC2b,單元選擇電晶體 MS1a,MS1b,MS2a和MS2b,和選擇閘SG1和SG2。

記憶單元電晶體 MC1a和 MC1b之各個之源極與源極線 SL1連接。記憶單元電晶體 MC2a和 MC2b之各個之源極與源極線 SL1連接。

單元選擇電晶體 MS1a連接在記憶單元電晶體 MC1a之吸極和副位元線 SBL1之間。單元選擇電晶體 MS1b連接在記憶單元電晶體 MC1b之吸極和副位元線 SBL1之間。

單元選擇電晶體 MS2a連接在記憶單元電晶體 MC2a之吸極和副位元線 SBL2之間。單元選擇電晶體 MS2b連接在記憶單元電晶體 MC2b之吸極和副位元線 SBL2之間。

選擇閘 S G 1 用來使主位元線 B L 1 和副位元線 S B L 1 之連接進行開閉。選擇閘 S G 2 用來使主位元線 B L 2 和副位元線 S B L 2 之連接進行開閉。

記憶單元電晶體 MC1a和 MC2a之各個之閘極電極均連接到字線 WL1,記憶單元電晶體 MC1b和 MC2b之各個之閘極電極均連接到字線 WL2。

記憶單元陣列塊 BLK1包含有記憶單元電晶體 MC3a, MC3b, MC4a和 MC4b, 單元選擇電晶體 MS3a, MS3b, NS4a和 MS4b, 和選擇閘SG3和SG4。

記憶單元電晶體 MC3a和 MC3b之各個之源極與源極線 SL2連接。記憶單元電晶體 MC4a和 MC4b之各個之源極與源極線 SL2連接。

# 五、發明説明(28)

單元選擇電晶體 MS3a連接在記憶單元電晶體 MC3a之吸極和副位元線 SBL3之間。單元選擇電晶體 MS3b連接在記憶單元電晶體 MC3b之吸極和副位元線 SBL3之間。

單元選擇電晶體 MS4a連接在記憶單元電晶體 MC4a之吸極和副位元線 SBL4之間。單元選擇電晶體 MS4b連接在記憶單元電晶體 MC4b之吸極和副位元線 SBL4之間。

選擇閘 S G 3 用來使主位元線 B L 1 和副位元線 S B L 3 之連接進行開閉。選擇閘 S G 4 用來使主位元線 B L 2 和副位元線 S B L 4 之連接進行開閉。

記憶單元電晶體 MC3a和 MC4a之各個之閘極電極均連接到字線 WL3, 記憶單元電晶體 MC3b和 MC4b之各個之閘極電極均連接到字線 WL4。

單元選擇電晶體 MS1a和單元選擇電晶體 MS2a之各個之閘極電極層均連接到單元選擇線 ML1。單元選擇電晶體 MS1b 和單元選擇電晶體 MS2b之各個之閘極電極層均連接到單元 選擇線 ML2。

單元選擇電晶體 MS3a和單元選擇電晶體 MS4a之各個之閘極電極層均連接到單元選擇線 ML3。單元選擇電晶體 MS3b和單元選擇電晶體 MS4b之各個之閘極電極層均連接到單元選擇線 ML4。

記憶單元 S G 解碼器 114 將指定之電位供給到與被選擇之列對應之任何一個之單元選擇線 M L 1~ S L 4。

源極解碼器 207在寫入、消除、讀出動作時,用來調整源極線 SL1之電壓。源極解碼器 208在寫入、消除、讀出動作時,用來調整源極線 SL2之電壓。

## 五、發明説明(29)

S G 解 碼 器 205 依 照 從 位 址 緩 衝 器 102 施 加 之 内 部 列 位 址 信號 A x , 用 來 接 受 高 電 壓 產 生 電 路 110 和 負 電 壓 產 生 型 路 112 之 輸 出 , 藉 以 控 制 對 應 之 選 擇 閘 S G 1 ~ S G 4 之 閘 極 電 位 , 選 擇 性 的 連 接 副 位 元 線 和 主 位 元 線。

下面將簡單的說明非揮發性半導體記憶裝置200 之動作。

在對記憶單元寫入資料時,對位址緩衝器102施加位址信號A<sub>0</sub>~Ai用以指定所欲選擇之記憶單元之位址。另外一方面,在資料輸入/輸出緩衝器124施加所欲寫入之資料,資料驅動器126將其驅動成為對應之位元線之電位位準。 寫入電路130經由位元線BL1接受來自資料驅動器126之寫入資料。

在下面說明中,被選擇之記憶單元為記憶單元陣列塊BLKO中之MC1a和MC1b。首先對記憶單元陣列塊BLKO中之記憶單元陣列MC1a和MC1b進行消除動作。亦即,在寫入/消除控制電路122控制之下,副位元線SBL1變成。浮動狀態,高電壓產生電路和負電壓產生電路分別用來產生指定之高電壓和負電壓。因此,源極解碼器207經由源極線SL1使記憶單元陣列塊BLKO中之記憶單元電晶體MC1a和MC1b之源極電位成為負電位(例如,-8v)。另外一方面,阱電位產生電路120亦使記憶單元電晶體之阱電位成為與記憶單元電晶體之源極電位成為與記憶單元電晶體之際極電位成為與記憶單元電晶體之際極電位相同之負電位(例如,-8V)。

記憶單元 S G 解碼器 114對單元選擇線 M L 1和 M L 2供給電位。 W L 解碼器 106在寫入/消除控制電路 122之控制下,將從

## 五、發明説明(3())

高電壓產生電路110輸出之高電壓(例如,10V) 供給到字線 WL1和 WL2。

利用這種方式,從基板側將電子注入到記憶單元電晶體 MC1a和 MC1b之浮動閘極,用來使該等記憶單元電晶體之臨 界值上升。利用上述之動作用來完成消除動作。

其次,對於寫入動作,寫入電路 130在寫入/消除控制電路 122之控制下,驅動位元線 BL1之電位位準。亦即,在只對記憶單元 MC1a進行資料寫入之情況時,源極解碼器 207使源極線 SL1成為浮動狀態。阱電位驅動電路 120在寫入/消除控制電路 122之控制下,使阱電位成為例如 0 V。

記憶單元 S G 解碼器 114將指定之電位供給到與被選之行對應之單元選擇線ML1。 W L 解碼器 106在寫入/消除控制電路122之控制下,將從負電壓產生電路 112施加之負電位(例如,-8 V)供給到字線 W L 1。寫入電路 130亦在寫入/消除控制電路 122之控制下,根據從高電壓產生電路 110輸出之高電壓,使位元線 B L 1 之位準成為高電位(例如,5 V)。

經由將上述方式之電位施加在記憶單元電晶體 MC1a,可以進行從浮動閘極吸出電子,藉以變化記憶單元電晶體 MC1a之臨界值雷壓。

當電位之供給結束時,非揮發性半等體記憶裝置200在 寫入/消除控制電路122之控制下進行驗證動作藉以進行該 寫入/消除控制電路122之寫入確認。利用該寫入/消除控 制電路122,當判定所飲寫入到記憶單元電晶體MC1a之資 料之寫入尚未完了時,就再度的對記憶單元電晶體MC1a施

# 五、發明説明(31)

加寫入用之電位,然後進行程式驗證動作。

依照這種方,變成對被選擇之記憶單元MC1a寫入指定之資料。

另外,在實施形態 3之 2電晶體型記憶單元中,經由使用單元選擇電晶體,可以只使被選擇寫入之記憶單元電晶體與主位元線連接。因此, 1個記憶單元電晶體之寫入動作不會受到其他之記憶單元電晶體之臨界值之影響。 [讀出動作]

當對記憶單元進行資料之讀出時,對位址緩衝器102施加位址信號Ao~Ai用以指定所欲選擇之記憶單元之位址。從位址緩衝器102輸出內部列位址信號Ax。

記憶單元電晶體 MC1a為被選擇者。記憶單元 SG解碼器 114 在回應內部列位址信號 Ax時,將指定之電位供給到被選擇 該出之列之對應之單元選擇線 MLI。 WĹ解碼器 106在回應內 部列位址信號 Ax時,將指定之電位供給到被選擇讀出之字 線 WL1。另外,位元線 BL1和源極線 SL被供給有指定之電壓 。感測放大器 128經由行選擇閘 SLG1用來檢測位元線 BL1之 電位之變化。

下面將說明實施形態 3之由 2電晶體型記憶單元形成之非揮發性半導體記憶裝置 200之讀出動作速度和實施形態 1之非揮發性半導體記憶裝置 100之讀出動作速度之比較。

在 2 電 晶 體 型 記 憶 單 元 中 , 單 元 選 擇 電 晶 體 之 驅 動 力 是 决 定 讀 出 電 流 的 1 個 重 要 因 素 。 因 此 , 在 外 部 電 源 電 壓 V c c 降 低 時 , 讀 出 電 流 就 降 低 , 因 而 使 讀 出 速 度 降 低 。

## 五、發明説明(32)

然而,在讀出動作時,以讀出電流對位元線電容進行充電,經由檢測位元線電壓之變化量(圖1,圖21之感測放大器電路128),用來檢測記憶點之資訊為"1"或"0"。

因此,即使讀出電流變低之情況時,假如使位元線電容變小,因為對位元線進行充電,所以檢測所需之時間可以縮短。

圖 22表示實施形態 1之 NOR型記憶單元陣列之位元線電容CBO之算出條件。在圖 22中, XI表示位元線寄生電容量, X2表示記憶單元電晶體之擴散層電容量, X3表示連接到 1 個位元線之記憶單元之單元數目。記憶單元電晶體之擴散層電容量 X2之總量 X4(=X2× X3÷ 2)和位元線寄生電容量 X1 相加後之值變成為位元線電容量 CBO。

例如,如圖 22所示,當 位元 線 寄 生 電 容 量 X l 為 1 p F ,記憶 單 元 電 晶 體 之 擴 散 層 電 容 量 X 2 當 2 f F / c e l l , 連 接 在 1 個位 元 線 之 記 憶 單 元 之 單 元 數 目 X 3 為 2000 c e l l 時 , 則 記 億 單 元 電 晶 體 之 擴 散 層 電 容 量 之 總 量 X 4 為 2 p F , 位 元 線 電 容 量 C B O 為 3 p F。

依照這種方式,在讀出電流為60以 A之情況時,對位元線進行充電,檢測位元線之變化量所需要之時間 t a 變成為10 n s (=3 p F × 0.2 v ÷ 60 从 A)。其中,檢測所需要之位元線電位變化量為0.2 V。

下面將說明實施形態 3之 D I N O R 型記憶單元陣列之位元線電容量 C B 1 之求得。

圖 23是 電 路 圖 · 用 來 說 明 實 施 形 態 3之 D I N O R 型 記 憶 單 元

## 五、發明説明(33)

陣列之位元線電容。如圖23所示,在實施形態3之DINOR型記憶單元陣列中,在記憶單元電晶體MC和主位元線BL之間連接有選擇閘SG1.SG2.…。

在讀出動作時,使選擇閘SG1,SG2, ··· 進行開閉,用來使連接在被選擇之記憶單元電晶體之副位元線SBL1,SBL2,變成為與主位線BL連接之狀態。

副位元線SBL1上之記憶單元電晶體MC變成為被選擇。選擇閘SG1變成ON狀態,選擇閘SG2,…為OFF狀態。在各個副位元線SBL1,SBL2,…,當連接有64個之記憶單元之情況時,利用選擇動作,使連接在主位元線BL之記憶單元成為64個。

圖 24表示實施形態 3之 DINOR型記憶單元陣列之位元線電容量 CB1之算出條件。在圖 24中, X5表示主位元線寄生電容量, X6表示副位元線寄生電容量, X7表示記憶單元電晶體之擴散層電容量, X8表示連接在 1個副位元線之記憶單元之單元數目, X10表示選擇閘之電晶體電容量。記憶單元電晶體之擴散層電容量 X7之總量 X9(X7× X8÷ 2),主位元線寄生電容量 X5,副位元線寄生電容量 X6,和選擇閘之電晶體電容量 X10相加後之值變成為位元線電容量 CB1。

例如,如圖 2 4 所示,當記憶單元電晶體之擴散層電容量 X 7 為 2 f F / c e l l ,連接到 1 個 副 位元線之記憶單元之單元數目 X 8 為 6 4 c e l l 時,記憶單元電晶體之擴散層電容量之總量 X 9 變成為 0 . 0 6 P F ,另外當主位元線寄生電容量 X 5 為 1 P F

# 經濟部中央標準局員工消費合作社印製

# 五、發明説明(34)

, 副 位 元 線 寄 生 電 容 量 X s 為 0 . 0 5 P F , 選 擇 閘 之 電 晶 體 電 容 虽 為 0.2PF時 , 位 元 線 電 容 量 CB1就 變 成 1.3PF。 亦 即 , 變 成為實施形態1之NOR型記憶單元陣列之位元線電容量CBO 之 大 約 1/2。

因此, 在包含有實施形態 3之2電晶體型記憶單元之DINOR 型記憶單元陣列中,即使在讀出電流為通常260 4A之 1/2之 30 μ A之情况時,存取速度亦不會降低。

亦即, 在包含有實施形態 3之2電晶體型記憶單元之DINOR 型記憶單元陣列中,當進行低電壓讀出動作時,單元選擇 電 晶 體 之 驅 動 力 降 低 , 讀 出 電 流 變 小 , 但 是 利 用 位 元 線 電 容量之減低之效果,即使讀出電流成為通常之1/2之電流時 ,存取速度亦不會降低,可以進行低電壓動作和高速存取 動作。

另外,與實施形態1同樣的,在實施形態3中,經由構建 成使用在單元選擇電晶體之閘極電極施加有打樁之信號線し ,以高速驅動單元選擇電晶體,可以以更高速進行存取動 作。

另外,記憶單元電晶體和單元選擇電晶體之連接關係亦 可以使用源極選擇型連接用來代替上面所說明之吸極選擇型 連接。

#### [實施形態4]

下面將說明根據本發明之實施形態4之非揮發性半學驗記 **憶裝置之動作。** 

實 施 形 態 4 是 實 施 形 態 3 所 說 明 之 具 有 2 電 晶 體 型 記 憤 單

請先閱讀背面之注意事項再填寫本頁)

# 五、發明説明(35)

元之非揮發性半導體記憶裝置200之寫入,消除,和讀出動作之另一實例。

在 2 電 晶 體 型 記 憶 單 元 中 , 使 用 單 元 選 擇 電 晶 體 用 來 使 對 應 之 記 憶 單 元 電 晶 體 和 位 元 線 之 等 通 路 徑 進 行 開 關 。 因此,記 憶 單 元 電 晶 體 之 臨 常 值 分 布 之 最 下 限 亦 可 以 在 例 如 0 伏 特 以 下 。 另 外 , 不 需 要 使 低 臨 界 值 側 之 分 布 變 狹 。

因此,施加在記憶單元電晶體之控制閘極電極之電壓(讀出電壓)可以任意的選擇。另外,在等待時,可以對記憶單元電晶體施加與讀出電壓相同之電壓。下面將使用圖25~圖29來進行說明。

圖 25和 圖 26表 示 在 非 揮 發 性 半 導 體 記 憶 裝 置 200 中 , 施加 在 2 電 晶 體型記憶 單 元 之 各 種 電 壓 之 電 壓 條 件 之 一 實 例 。圖 25 對 應 到 吸 極 選 擇 型 連 接 之 情 況 , 圖 26 對 應 到 源 極 選 擇型 連 接 之 情 況 。

另外,圖 27~ 圖 29是 對 應 到 圖 25之 各 種 動 作 時 之 時 序 圖 ,圖 27對 應 到 讀 出 動 作 ,圖 28對 應 到 寫 入 動 作 ,圖 29對 應 到 消 除 動 作 。

在圖 25~圖 29中, V c g 表示施加在記憶單元電晶體之控制 開極電極之電壓, V s 表示施加在與源極線連接之源極區域之源極電壓, V d 表示施加在與位元線連接之吸極區域之吸極電壓, V s g 表示施加在單元選擇電晶體之閘極電極之閘極電壓。另外,在圖 25和圖 26中,其一實例是使外部電源電壓 V c c 成為 1.8 V。

參照圖25和圖27,在等待時,例如,使記憶單元電晶體

## 五、發明説明(36)

之控制開極電極之電壓在Vcg成為OV。在讀出動作時,使施加在記憶單元電晶體之控制開極電極電壓為OV。使吸極電壓Vd成為1V~Vcc(例如,1V~1.8V)。使對應之單元選擇電晶體之開極電壓Vsg成為外部電源電壓Vcc。(例如:1.8V)。源極電壓VS和阱電壓V well為OV。利用這種方式從被選擇讀出之記憶單元電晶體中讀出資料。

參照圖 25和 圖 28, 在寫入動作時,首先使吸極 電壓 V d成為 5V,使對應之單元選擇電晶體之閘極電壓 V s g成為 6V。使記憶單元電晶體之控制閘極電極之電壓 V c g成為 -10V。開始進行寫入動作。

當記憶單元電晶體之控制閘極電極之電壓 Vcg成為 0 V時就結束寫入。

然後,使吸極電壓Vd成為1V~Vcc(例如,1V~1.8V),使對應之單元選擇電晶體之閘極電壓Vsg成為外部電源電壓Vcc(例如,1.8V)。利用這種方式進行寫入確認用之讀出。

在習知之DINOR型快速記憶器中,對於每一個位元,經由重複的進行施加脈波式電壓藉以吸出電子之動作,和重複的進行臨界值之驗證之驗證動作,用來使低臨界值側之分布帶變狹。但是在實施形態4中,因為不需要使臨界值電壓之分布帶變狹,所以不需要施加脈波式之電壓,和對每一個脈波電壓進行寫入確認。因此,可以有充分之時間進行寫入,所以可以進行寫入確認。

参 照 圖 25 和 圖 29 , 首 先 說 明 在 每 個 消 除 單 元 (區 ) 具 有 阱分 割 之 情 況 時 之 消 除 動 作 中 ,

## 五、發明説明(37)

首先,使源極電壓Vs和阱電壓Vwell成為-8V,使對應之單元選擇電晶體之閘極電壓Vsg成為OV~-8V。使記憶單元電晶體之控制閘極電極之電壓Vcg成為10V。利用這種方式開始消除。

當記憶單元電晶體之控制閘極電極之電壓 V c g 成為 0 V 時就結束消除動作。

然後,使吸極電壓 V d 成為 1 V ~ V c c (例如, 1 V ~ 1.8 V),使對應之單元選擇電晶體之閘極電壓 V s g 成為外部電源電壓 V c c (例如, 1.8 V)。利用這種方式進行消除確認用之讀出。

下面將說明無阱分割之情況時之消除動作。在這種情況,因為記憶單元陣列形成在1個阱內,所以最好是不驅動
阱電位的進行消除動作。因此,使控制閘極電極之電位Vcg
成為18V。

在此種情況之消除動作中,首先使源極電壓Vs,阱電壓V well成為OV,使對應之單元選擇電晶體之閘極電壓Vsg成為OV。使記憶單元電晶體之控制閘極電極之電壓Vcg成為18V。利用這種方式開始消除。

當記憶單元電晶體之控制閘極電極之電壓Vcg成為OV時就結束消除動作。

然後,使吸極電壓 V d 成為 1 V ~ V c c (例如, 1 V ~ 1.8 V),使對應之單元選擇電晶體之閘極電壓 V s g 成為外部電源電壓 V c c (例如, 1.8 V)。利用這種方式進行消除確認用之讀

訂

#### 五、發明説明(38)

出。

另外,在圖 2 6 所示之源極選擇型連接之情況,在寫入動作時,不需要考慮到單元選擇電晶體之電壓降,在寫入期間中,因為可以斷開單元選擇電晶體(使其源極成為開路狀態),所以可以使單元選擇電晶體之閘極電壓 V s g 成為 O V , 此點與吸極選擇型不同。

亦即,在實施形態 4之非揮發性半導體記憶裝置 200中,經由將讀出動作時之字線之電壓,換言之,將讀出電壓Vcg設定在任意之電壓,可以用來調整寫入速度或消除速度。

另外,經由在與讀出電壓Vcg相同之電壓進行等待,在 讀出動作時可以只將單元選擇電晶體之閘極電壓充電至指 定之電壓。因此,不需要變化讀出電壓Vcg(施加在字線之 電壓)就可以進行讀出動作,所以不以鋁配對字線施加打 樁時亦可以進行高速之讀出動作。

#### [實施形態5]

下面將說明根據本發明之實施形態 5之非揮發性半導體記憶裝置。

實施形態 5是在用以構成實施形態 1和實施形態 3所說明。之非揮發性半導體記憶裝置之2電晶體型記憶單元中,使用源極/吸極穿通耐壓小於寫入動作時之吸極施加電壓之電晶體作為記憶單元電晶體。

在短通道之裝置中,當吸極施加電壓變大時,載子會通過吸極/源極之間被吸出,出現源極/吸極穿通現象。其限度電壓稱為源極/吸極穿通耐壓 Vx。如圖 30所示,當吸極施

# 五、發明説明(39)

加電壓超過源極/吸極穿通耐壓 V x 時,吸極/源極間之電流就急激的增大。

其中,該源極/吸極穿通耐壓Vx是當阱,源極和閘極電壓為接地電壓時,產生1 n A之源極/吸極穿通洩漏電流時之吸極電壓之值。

因此,在習知之1電晶體型之記憶單元之快速記憶器中,當使用源極/吸極穿通耐壓Vx小於寫入時吸極施加電壓Vd之電晶體時,在寫入動作其吸極/源極間之電流會急激的增大,在被連接於與選擇寫入記憶單元相同位元線之非選擇記憶單元(吸極擾動單元),會發生有洩漏電流流動和開路之源極電位顯著上升之現象。

在這種情況不能進行正常之寫入動作,所以不能使用源極/吸極穿通耐壓 V x 小於寫入時吸極施加電壓 V d 之電晶體(亦即閘極長度較短之電晶體)作為記憶單元。

但是在2電晶體型之記憶單元中,因為各個記憶單元連接有選擇電晶體,所以即使在使用源極/吸極穿通耐壓Vx小於寫入時吸極施加電壓Vd之電晶體作為記憶單元之情況時,亦可以利用單元選擇電晶體使電流變成OFF。亦即,即使發生源極/吸極穿通之情況時,亦完全不會對寫入動作造成影響。

因此,經由構建成 2 電晶體型記憶單元,可以使用閘極長 數 短 之記憶單元 電晶體,可以實現閘極長度之微細化。

下面將說明根據本發明之實施形態6之非揮發性半導體

#### 五、發明説明(4())

記憶裝置之構造。

圖 31是實施形態 6之 2電晶體型記憶單元之平面圖。當與實施形態 1所說明之圖 16之平面圖比較時,在實施形態 6中,構成非揮發性半導體記憶裝置之2電晶體型之記憶單元其記憶單元電晶體部之活性區域幅度小於單元選擇電晶體部之活性區域幅度。

利用這種方式可以使單元選擇電晶體之施加電壓降低。下面將使用圖32~圖33用來說明活性區域幅度和施加電壓之關係。

首先說明消除動作時之隧道氧化膜電場Eox。因為在消除動作,所以記憶單元電晶體之源極電位,吸極電位和基板電位全部相等。因此,在記憶單元電晶體內之電荷儲存量為0之情況時,利用電荷之法則可以使式(1)成立。

 $0 = (Vcg - Vfg) \times Cono$ 

+ 
$$(Vsub - Vfg) \times (Cs + Cd + Csub)$$
 ... (1)

在上式中,Vcg表示控制閘極電極之電位,Vfg表示浮動閘極電極之電位。

另外,如圖 32所示,Cono表示控制 關極電極 7和 浮動 間極電極 5之間之電容量,Cusb表示浮動 閘極電極 5和基板 1之間之電容量。另外,Cd表示浮動 閘極電極 5和吸極區域 3之間之電容量,Cs表示浮動 閘極電極 5和 源極區域 2之間之電容量。

利用式(1)可以使式(2)~(3)之關係成立。

acg=Cono/(Cono+Cd+Csub+Cs)

... (2)

請先閱讀背面之注意事項再填寫本頁)

# 五、發明説明(41)

 $Vfg=acg \times Vcg + (1-acg) \times Vsub$ 

... (3)

在上式中,acg表示耦合比。

因此,隧道氧化膜電場EOX可以滿足式(4)~(5)之關係。

Eox = | Vfg - Vsub | /tox

... (4)

=acg × | Vcg-Vsub | /tox

... (5)

請先閱讀背面之注意事項再填寫本頁)

在上式中,tox表示隧道氧化膜厚。另外, | Vcg-Vsub | 表示消除電壓。

依照上述之方式,假如耦合比acg變大時,隧道氧化膜電場 EOX亦變大。而消除電壓 | Vcg-Vsub | 可以變小。

然而, 電容量 Cono和電容量 (Cd+Csub+Cs)分別可以滿足式(6)~(7)之關係。

... (6)

 $(Cd + Csub + Cs) = Eox \times Weff \times L/tox$ 

... (7)

在上式中,L表示閘極長度,teff表示ONO膜之氧化膜換算膜厚,Weff表示活性區域幅度。另外,如圖33所示,Lcg-fg表示控制閘極電極7和浮動閘極電極5之重疊長度。

因此,根據式(2),式(6)~(7),對於耦合比acg可以使式(8)成立。

$$acg=1/\{1+teff \times Weff/Ctox \times Lcg-fg\}\}$$
 ... (8)

亦即,依照式(8),假如活性區域幅度 Weff變小時耦合 比acg就變大。

依照上述之關係,經由使活性區域幅度變小可以用來使消除電壓 I Vcg-Vsub I 變小。亦即,可以使消除動作所需要之電壓降低。

另外,與此同樣的,在寫入動作時,經由使活性區域幅

請先閱讀背面之注意事項再填寫本頁)

# 五、發明説明(42)

度 變 小 , 耦 合 比 a c g 變 大 , 可 以 使 寫 入 消 除 電 壓 降 低 。

另外一方面,對於單元選擇電晶體,經由使活性區域幅度變大用來使記憶選擇電晶體之電流驅動力增大,可以使讀出時等之使單元選擇電晶體變成導通所需要之關極施加電壓降低。因此,如圖31所示,經由使分離氧化膜形成罩幕在記憶單元電晶體部份較小,在單元選擇電晶體部份較大,可以同時獲得該等效果。

#### [實施形態7]

下面將說明本發明之實施形態7之非揮發性半導體記憶裝置之構造。

實施形態7是在構成快速記憶器22電晶體型之記憶單元中,使用p通道型MOS電晶體作為記憶單元電晶體者。

圖 3 4 是 概 略 方 塊 圖 , 用 來 表 示 本 發 明 之 實 施 形 態 7 之 非 揮 發 性 半 導 體 記 憶 裝 置 3 0 0 之 構 造 。

如圖 34所示,該非揮發性半導體記憶裝置 300包含有記憶單元陣列 304用來代替實施形態 1之記憶單元陣列 104。

記憶單元陣列304是NOR型記憶單元陣列,包含有多個記憶單元電晶體MC和多個單元選擇電晶體MS。記憶單元電晶體MC和單元選擇電晶體MS以P通道型電晶體構成。

在 圖 34中 , 代 表性的 顯示 有記 憶 單 元 電 晶 體 MC11, MC12, MC21和 MC22, 和 單 元 選 擇 電 晶 體 MS11, MS12, MS21和 MS22。

記憶單元電晶體 MC11和 MC21之各個之閘極電極均連接到字線 WL1。記憶單元電晶體 MC12和 MC22之各個之閘極電極均連接到均連接到字線 WL2。

#### 五、發明説明(43)

記憶單元電晶體 MC11, MC12, MC21, 和 MC22之各個之源極區域均連接到源極線 SL。

單元選擇電品體 MS11連接在位元線 BL1和記憶單元電晶體 MC11之吸極區域之間。單元選擇電品體 MS21連接在位元線 BL1和記憶單元電品體 MC12之吸極區域之間。單元選擇電品體 MC21之吸極區域之間。單元選擇電品體 MS22連接在位元線 BL2和記憶單元電品體 22之吸極區域之間。

單元選擇電晶體 MS11和 MS21之各個之閘極電極均連接到單元選擇線 ML1。單元選擇電晶體 MS12和 MS22之各個之閘極電極均連接到單元選擇線 ML2。

另外,在非揮發性半導體記憶裝置300中,高電壓產生電路110將所需要之高電壓供給到WL解碼器106,阱電位產生電路120和源極解碼器116。負電壓產生電路112用來將所需要之負電壓供給到WL解碼器106和寫入電路130。

阱電位產生電路 120接受高壓產生電路 110之輸出,用來控制形成記憶單元電晶體之半導體基板表面之阱電位。寫入電路 130將來自負電壓產生電路 112之負電壓供給到對應之位元線。

WL解碼器 106接受高電壓產生電路 110和負電壓產生電路 112之輸出,在寫入動作時將高電壓供給到被選擇之字線,在消除動作時將負電壓供給到被選擇之字線。另外,WL解碼器 106亦可以接受讀出電壓產生電路 132所產生之任意之讀出電壓之供給。

請先閱讀背面之注意事項再填寫本頁

# 五、發明説明(公4)

源極解碼器 116接受高電壓產生電路 110之輸出,經由源極線 SL用來使記憶單元電晶體 MC1之源極電位成為高電壓。

然而,使用p通道型MOS電晶體用以構成1電晶體型記憶單元之非揮發性半導體記憶裝置,如「非揮發性半導體記憶裝置,如「非揮發性半導體記憶裝置(日本國專利案特顯平7-148969號)」所揭示之方式,利用帶間隧道電流感應熱電子注入(BBHE)寫入,可以進行高速寫入動作。

為著作為參考之用,下面將分別說明使用N通道 MOS電晶體作為記憶單元電晶體之習知之1電晶體型記憶單元之寫入動作,和使用P通道型 MOS電晶體作為記憶單元電晶體之習知之1電晶體型記憶單元之寫入動作。

圖 35表示使用 N通 道 MOS電 晶體作為記憶單元之習知之1電 晶體型記憶單元之寫入動作時之條件和寫入速度之一實例。另外,圖 36表示使用 P通 道型 MOS電 晶體作為記憶單元之習知之1電晶體型記憶單元中,以與圖 35相同之速度進行寫入之條件之一實例。在圖 35和圖 36中, Vd表示施加在記憶單元電晶體之吸極區域之電壓, Vcg表示施加在記憶單元電晶體之控制閘極電極之電壓, tox表示記憶單元電晶體之隧道氧化膜厚。

在以P通道型MOS電晶體形成記憶單元電晶體之情況,當 寫入動作時,由於吸極區域近傍之帶與帶間之隧道電流所 產生之電子一電洞對偶中,電洞被吸引到吸極區域,在吸 極區域因為電洞之濃度變高,所以不會如同習知技術之發 生散亂,奪取能量,因而產生具有高能量之熱電洞。另外

# 五、發明説明(45)

,即使當存在有熱電洞之情況時,因為浮動閘極電極變成 正電位,所以不會有熱電洞被注入。

因此,不會發生對隧道氧化膜之熱電洞注入,可以防止習知之N通道型MOS電晶體之成為問題之對隧道氧化膜進行熱電洞注入而造成之隧道氧化膜之顯著劣化。

亦即,P通道型MOS電晶體具有上述之特徵,具有可以以低電壓實現高速寫入之能力。但是,當使圖35和圖36進行比較時,P通道型MOS電晶體為著確保吸極擾動邊限,所以不能使吸極電壓雙大,不能將控制閘極電壓Vcg抑制成很小。

與此相對的,下面將使用圖 37和圖 38用來說明使用p通 道型 MOS電晶體作為記憶單元電晶體之 2電晶體型記憶單元 之快速記憶器之寫入動作。

圖 37表示p通 道 型 MOS電 晶 體 之 吸 極 選 擇 型 連 接 之 記 憶 單元 之 構 造 和 電 壓 施 加 條 件 之 一 實 例 , 圖 38表 示 使 用 P通 道型 MOS電 晶 體 之 2 電 晶 體 型 記 憶 單 元 之 寫 入 動 作 時 之 條 件 和 寫 入 速 度 之 一 實 例 。

在圖 37中, 代表性的顯示有記憶單元電晶體 MC1和 MC2, 和單元選擇電晶體 MS1和 MS2。

下面將說明寫入動作時選擇記憶單元電晶體 MC2之情況,在此種情況,對單元選擇電晶體 MS2之閘極施加負的電壓(-7V)。單元選擇電晶體 MS1之閘極電壓保持為 0V。

因此,在寫入動作時,於對位元線施加負的電壓(-6V)之情況,記憶單元電晶體 MC2之吸極區域之電位變成減去臨界值電壓部份之-6V。

#### 五、發明説明(46)

另外一方面,同一位元線 B L 上之非選擇狀態之記憶單元電晶體 M C 1之吸極為 0 V,未被施加寫入電壓 (-6 V)。亦即,不會發生吸極擾動。

因此,在使用P通道型 MOS電晶體作為記憶單元電晶體之2電晶體型記憶單元中,可以進行圖 38所示之偏移 (bias)設定。亦即,對於使用圖 36所示之P通道型 MOS電晶體作為記憶單元之習知之1電晶體型記憶單元,可以使寫入動作時之電壓降低至±6V。

另外,上面所說明者是適用在圖 34所示之 NOR型快速記憶器之情況,但是也可以適用在 DINOR型快速記憶器。

另外,記憶單元電晶體和單元選擇電晶體之連接關係亦可以使用源極選擇型連接,用來代替上面所說明之吸極選擇型連接。

#### [實施形態8]

下面將說明根據本發明之實施形態8之非揮發性半導體記憶裝置之動作。

在實施形態 8中用來說明實施形態 7所說明之具有使用 P 通道型 MOS電晶體作為記憶單元電晶體之2電晶體型記憶單元之非揮發性半導體記憶裝置 300之寫入、消除、和讀出動作之另一實例。

在2電晶體型記憶單元中,使用單元選擇電晶體,用來使對應之記憶單元電晶體和位元線之導通路徑進行開閉。因此,記憶單元電晶體之臨界值分布之最下限亦可以在例如0伏特以下。另外,低臨界值側之分布帶不需要變狹。

訂

#### 五、發明説明(全7)

因此,施加在記憶單元電晶體之控制閘極電極之電壓(讀出電壓)可以任意的選擇。另外,在等待時可以對記憶單元電晶體施加與讀出電壓相同之電壓。

圖 39和 圖 40表示在非揮發性半導體記憶裝置 300中,施加在 2電晶體型記憶單元之各種電壓之電壓條件之一質例,圖 39對應到吸極選擇型連接之情況,圖 40對應到源極選擇型連接之情況。 Vcs表示施加在記憶單元電晶體之控制閘極電極之電壓, Vs表示施加在與源極線連接之源極區域之吸極電壓 Vd, Vss表示施加在與位元線連接之吸極區域之吸極電壓 Vd, Vss表示施加在單元選擇電晶體之閘極電極之閘極電壓。下面將使用圖 39以吸極選擇型連接為重點進行說明。

在等待時,例如,使記憶單元電晶體之控制閘極電極之電壓Vcg成為OV。在讀出動作時使施加在記憶單元電晶體之控制閘極電極之電壓保持為OV。

使吸極電壓 V d成為 - V ~ -1.8 V。使對應之單元選擇電晶體之閘極電壓 V s g成為 -1.8 V。源極電壓 V s 和阱電壓 V well為 0 V。利用這種方式從 被選擇讀出之記憶單元電晶體讀出資料。

在寫入動作時,使吸極電壓 V d 成為 - 5 V ,使對應之單元 選擇電晶體之閘極電壓 V s g 成為 - 6 V 。使記憶單元電晶體之 控制閘極電極之電壓 V c g 成為 10 V 。然後開始寫入。

當記憶單元電晶體之控制閘極電極之電壓Vcg變成OV時就使寫入動作結束。

# 五、發明説明(48)

在習知之DINOR型快速記憶器中,對於每一個位元,重複進行施加脈波式電壓藉以吸出電子之動作,和進行臨界值之驗證之驗證動作,用來使低臨界值側之分布帶變狹。但是,在實施形態8中,因為不需要使臨界值電壓之分布帶變狹,所以不需要進行脈波式電壓之施加和對每一個脈波電壓進行寫入確認。因此,具有充分之時間進行寫入,所以可以進行寫入確認。

下面將首先說明阱分割成每一個消除單位(區)時之消除動作。在此種情況時之消除動作中,使源極電壓Vs和阱電壓Vwell成為8V,使對應之單元選擇電晶體之閘極電壓Vsg成為OV~8V。使記憶單元電晶體之控制閘極電極之電壓Vcg成為-10V。利用這種方式開始消除動作。

當記憶單元電晶體之控制閘極電極之電壓 V c g 變成 0 V 時就結束消除動作。

下面將說明無阱分割之情況時之消除動作。在這種情況時,因為記憶單元陣列全體形成在1個阱內,所以最好不驅動阱電位的進行消除動作。因此,使記憶單元電晶體之控制閘極電極之電壓Vcg成為-18V。

在這種情況之消除動作時,首先使源極電壓 V s 和 阱 電 壓 V w e l l 成為 0 V ,使 對 應 之 單 元 選 擇 電 晶 體 之 閘 極 電 壓 V s g 成 為 0 V 。 使 記 憶 單 元 電 晶 體 之 控 制 閘 極 電 極 之 電 壓 V c g 成 為 -18 V 。 利 用 這 種 方 式 開 始 消 除 動 作 。

當記憶單元電晶體之控制閘極電極之電壓Vcg成為OV時就結束消除動作。

請先閱讀背面之注意事項再填寫本頁)

#### 五、發明説明(49)

另外,在圖 40所示之源極選擇型連接之情況,當寫入動作時,因為不需要考慮單元選擇電晶體之電壓降,和在寫入期間中可以斷開單元選擇電晶體(使源極成為開路狀態),所以可以使單元選擇電晶體之閘極電壓 V s g 成為 O V ,此點與吸極選擇型不同。

亦即,在實施形態 8之非揮發性半導體記憶裝置 300中,經由將讀出動作時之字線之電壓,換言之,將讀出電壓Vcg設定在任意之電壓,可以用來調整寫入速度或消除速度。

另外,利用在與讓出電壓Vcg相同之電壓進行等待,在 讓出動作時,可以只將單元選擇電晶體之閘極電壓充電至 指定之電壓。因此,不需要變化讓出電壓Vcg(施加在字線 之電壓)就可以進行讓出動作,所以不需要以鋁配線對字 線施加打樁就可以進行高速之讀出動作。

另外,上面所說明者是適用在NOR型快速記憶器之情況,但是也可以適用在DINOR型快速記憶器。

#### [實施形態9]

下面將說明根據本發明之實施形態 9之非揮發性半導體記憶裝置之動作。

在實施形態9中用來說明實施形態7所說明之具有2電晶體型記憶單元之非揮發性半導體記憶裝置300之動作之另一實例。

在實施形態 9中,經由使用 P通道型 MOS電晶 體構成 2電晶體型記憶單元,在等待時可以對全阱施加外部電源電壓

請先閱讀背面之注意事項再填寫本頁)

訂

請先閱讀背面之注意事項再填寫本頁

#### 五、發明説明(5())

Vcc º

圖 41表示實施形態 9之 2電晶體型記憶單元之電壓施加條件之一實例,圖 42是對應到圖 41之時序圖。

如圖 41~ 圖 42所示,在等待時和讀出動作時,例如,使記憶單元電晶體之控制閘極電壓 Vcg成為外部電源電壓 Vcc。另外,在等待時使全部之含有記憶單元電晶體和單元選擇電晶體之阱之阱電位 Vwell成為外部電源電壓 Vcc。

在讀出動作時使單元選擇電晶體之閘極電壓Vsg成為OV。亦即,經由以P通道型電晶體構成2電晶體型記憶單元,在等待時可以對含有記憶單元之全部之阱施加外部電源電壓Vcc,其結果是不需要負的電壓,可以以外部電源電壓Vcc進行動作。

另外,經由對全部之阱施加外部電源電壓 V c c 藉 以 進 行等 待,可以使 讀 出 動 作 之 存 取 速 度 成 為 高 速。

另外,上面所說明者是適用在NOR型快速記憶器之情況,但是也可以適用在DINOR型快速記憶器。

#### [發明之效果]

本發明之第 1 態樣之非揮發性半導體記憶裝置以記憶單元構成包含有可進行電之寫入和消除之記憶單元電晶體和用以控制經由該記憶單元電晶體在位元線和源極線之間流動之電流之 MOS電晶體,在額出動作時可以避免連接在與選擇狀態之記憶單元同一字線之非選擇狀態之記憶單元之沒漏電流,所以可以避免由於過消除或過寫入單元所造成之錯誤動作,可以進行低電壓動作。另外,經由使用打樁

## 五、發明説明(51)

之 金 屬 配 線 用 从 控 制 上 述 之 M O S 電 晶 體 之 導 通 / 非 導 通 , 可 以 進 行 高 速 之 動 作 。

本發明之第2態樣之非揮發性半導體記憶裝置是在第1態樣之非揮發性半導體記憶裝置中,經由任意的設定讀出電壓可以用來調整寫入速度或消除速度。另外,經由在與讀出電壓相同之電壓進行等待,則即使在字線不施加鋁配線時亦可以進行高速之讀出動作。

本發明之第3態樣之非揮發性半導體記憶裝置以記憶單元構成包含有可進行電之寫入和消除之記憶單元電晶體和用以控制經由該記憶單元電晶體在位元線和源極線之間流動之電流之開闢裝置,在讀出動作時可以避免連接在與選擇狀態之記憶單元同一字線之非選擇狀態之記憶單元之洩漏電流,所以可以避免由於過消除或過寫入單元所造成之錯誤動作,可以進行低電壓動作。另外,經由對位元線進行分割,可以防止1個記憶單元陣列塊之寫入動作受到其他之記憶單元塊之記憶單元單品體之臨界值之影響。

本發明之第4態樣之非揮發性半導體記憶裝置是在第3態樣之非揮發性半導體記憶裝置中,經由任意的設定讀出電壓可以用來調整寫入速度或消除速度。另外,經由在與讀出電壓相同之電壓進行等待,則即使在字線不施加鋁配線時亦可以進行高速之額出動作。

本發明之第 5 態 樣 之 非 揮 發 性 半 導 體 記 憶 裝 置 是 在 第 3 態 樣 之 非 揮 發 性 半 導 體 記 憶 裝 置 中 , 更 以 M O S 電 晶 體 構 成 上述 之 開 關 裝 置 , 經 由 使 用 打 樁 之 金 悶 配 線 用 來 控 制 上 述 之

#### 五、發明説明(52)

MOS電晶體之導通/非導通,可以進行高速之動作。

本發明之第6態樣之非揮發性半導體記憶裝置以記憶單元構成包含有可進行電之寫入和消除之記憶單元電晶體和用以控制經由該記憶單元電晶體在位元線和源極線之間流動之電流之開關裝置,在該出動作時可以避免連接在與選擇狀態之記憶單元同一字線之非選擇狀態之記憶單元之洩 獨電流,所以可以避免由於過消除或過寫入單元所造成之錯誤動作,可以進行低電壓動作。另外,經由使用記憶單元內P通道型MOS電晶體作為記憶單元,利用帶與帶間之隧道電流感應熱電子注入寫入,可以進行高速寫入動作。

本發明之第7態樣之非揮發性半導體記憶裝置是在第6態樣之非揮發性半導體記憶裝置中,更使用P通道型MOS電晶體作為開關裝置,藉以在等待時可以對全部之阱施加正的電壓。另外,因為可以對全部之阱施加正的電壓藉以進行等待,所以可以進行高速之讀出動作。

本發明之第8態樣之記憶單元以記憶單元構成包含有可進行電之為入和消除之記憶單元電晶體和用以控制經由該記憶單元電晶體在位元線和源極線之間流動之電流之選擇電晶體,在讀出動作時可以避免連接在與選擇狀態之記憶單元之洩漏電流,所以可以避免由於過消除或過為入單元所造成之錯誤動作,可以進行低電壓動作。另外,經由以同一工程形成記憶單元單韻和選擇電晶體,可以以最小之尺度間隔形成該等電晶體。

## 五、發明説明(53)

本 發 明 之 第 9 態 樣 之 記 憶 單 元 是 在 第 8 態 樣 之 記 憶 單 元 中,更 設 有 用 以 驅 動 選 擇 電 晶 體 之 施 加 有 打 樁 之 金 屬 配 線,所 以 可 以 使 上 述 之 選 擇 電 晶 體 以 高 速 進 行 動 作。

本發明之第10態樣之記憶單元以記憶單元構成包含有可進行電之寫入和消除之記憶單元電晶體和用以控制經由該記憶單元電晶體在位元線和源極線之間流動之電流之MOS電晶體,在讓出動作時可以避免連接在與選擇狀態之記憶單元之洩漏電流,所以可以避免由於過消除或過寫入單元所造成之錯誤動作,可以進行低電壓動作。另外,經由使記憶單元電晶體之開極幅度小於MOS電晶體之開極幅度,在記憶單元電晶體中可以使寫入消除電壓降低,在MOS電晶體中可以增大電流驅動力,藉以使讀出動作時成為導通狀態所需要之開極施加電壓

本發明之第11態樣之記憶單元是在第10態樣之記憶單元中,經由在記憶單元電晶體和源極線之間配置MOS電晶體,可以用來控制在記憶單元電晶體和源極線之間流動之電流。

本發明之第 1 2 態樣之記憶單元是在第 1 0 態樣之記憶單元中,經由在記憶單元電晶體和位元線之間配置 MO S電晶體,可以用來控制在記憶單元電晶體和位元線之間流動之電流。

本發明之第13態樣之記憶單元是設置有記憶單元電晶體和用以控制經由該記憶單元在位元線和源極線之間流動之

請先閱讀背面之注意事項再填寫本頁)

訂

## 五、發明説明(54)

電流之MOS電晶體,在讀出動作時可以避免連接在與選擇狀態之記憶單元同一字線之非選擇狀態之記憶單元之洩漏電流,所以可以避免由於過消除或過寫入單元所造成之錯誤動作,可以進行低電壓動作。另外,因為可以使用發生源極/吸極穿通現象之記憶單元電晶體,所以可以使閘極長度微細化。

本發明之第14態樣之記憶單元是在第13態樣之記憶單元中,經由在記憶單元電晶體和源極線之間配置MOS電晶體,可以用來控制在記憶單元電晶體和位元線之間流動之電流。

本發明之第15態樣之記憶單元是在第13態樣之記憶單元中,經由在記憶單元電晶體和源極線之間配置 MOS電晶體,可以用來控制在記憶單元電晶體和位元線之間流動之電流。

#### [附圖之簡單說明]

圖 1 是 概 略 方 塊 圖 , 用来 統 發 明 之 實 施 形 態 1 之 非 揮 發 性 半 導 體 記 憶 裝 置 100 之 構 造 。

圖 2是 圖 1之 非 揮 發 性 半 導 體 記 憶 裝 置 100之 記 憶 單 元 陣列 104之 構 造 之 擴 大 電 路 圖。

圖 3 是在圖 2 所 示 之 記 憶 單 元 陣 列 中 , 信 號 線 L 未 被 打 樁 之 區 域 之 剖 面 圖 。

圖 4 是 在 圖 2 所 示 之 記 憶 單 元 陣 列 中 , 信 號 線 L 一 被 打 椿 之 區 域 之 剖 面 圖 。

圖 5 是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法

請先閱讀背面之注意事項再填寫本頁)

#### 五、發明説明(55)

之工程。

圖 6 是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 7是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 8 是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 9 是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 10 是 剖 面 圖 , 用 來 表 示 2 電 晶 2 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 11是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 12是 剖 面 圖 , 用 來 表 示 2電 晶 體 型 記 億 單 元 之 製 造 方 法 之工程。

圖 13是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 憶 單 元 之 製 造 方 法 之工程。

圖 14是 剖 面 圖 , 用 來 表 示 2 電 晶 體 型 記 億 單 元 之 製 造 方 法 之工程。

圖 15是 平 面 圖 , 用 來 表 示 記 憶 單 元 陣 列 104之 布 置 之 一 實例。

圖 16是 平 面 圖 , 用 來 表 示 圖 15之 記 憶 單 元 之 1 單 位 之 布 置。

圖 17表 示 對 應 到 圖 15之 記 憶 單 元 陣 列 104之 記 憶 單 元 閘

請先閱讀背面之注意事項再填寫本頁

## 五、發明説明 (56)

圖型製作罩幕之一實例。

圖 18 是 利 用 記 憶 單 元 閘 圖 型 製 作 罩 幕 之 變 更 , 不 除 去 控制 閘 極 電 極 層 , 進 行 打 樁 之 剖 面 圖 。

圖 19表示實施形態 2中之 2電晶體型記憶單元之記憶單元部之臨界值分布例。

圖 20表示施加在吸極選擇型連接之2電晶體型記憶單元之各種電壓之電壓條件之一實例。

圖 21是 概略方塊圖,用來表示本發明之實施形態 3之非揮發性半導體記憶裝置 200之構造。

圖 22表示實施形態 1之 NOR型記憶單元陣列之位元線電容量 CBO之算出條件。

圖 2 3 是 電 路 圖 , 用 來 說 明 實 施 形 態 3 之 D I N O R 型 記 億 單 元 陣 列 之 位 元 線 電 容 量 。

圖 24表示實施形態 3之 DINOR型記憶單元陣列之位元線電容量 CB1之算出條件。

圖 25表示在非揮發性半導體記憶裝置 200中,對吸極選擇型連接之2電晶體型記憶單元施加之各種電壓之電壓條件之一實例。

圖 26表示在非揮發性半導體記憶裝置 200中,對吸極選擇型連接之2電晶體型記憶單元施加之各種電壓之電壓條件之一實例。

圖 27是 對 應 到 圖 25之 讀 出 動 作 之 時 序 圖。

圖 28是 對 應 到 圖 25之 寫入 動 作 之 時 序 圖。

圖 29是 對 應 到 圖 25之 消 除 動 作 之 時 序 圖。

#### 五、發明説明(57)

圖 30 用 來 說 明 源 極 / 吸 極 穿 通 耐 壓 。

圖 31是 實 施 形 態 6之 2電 晶 體 型 記 憶 單 元 之 平 面 圖。

圖 32用來 說 明 電 晶 體 之 寄 生 電 容。

圖 33用來說明電晶體之活性區域幅度。

圖 35表示使用 N通 道型 MOS電晶體作為記憶單元之習知之 1電晶體型記憶單元之寫入動作時之條件和寫入速度之一 實例。

圖 36表示在使用 P通 道型 MOS電 晶 體 作 為 記 憶 單 元 之 習 知之 1 電 晶 體 型 記 憶 單 元 中 , 以 與 圖 35相 同 之 速 度 進 行 寫 入之條 件 之 一 實 例 。

圖 37表 示 使 用 P通 道 型 MOS電 晶 體 之 吸 極 選 擇 型 連 接 記 億單 元 之 構 造 和 電 壓 施 加 條 件 之 一 實 例 。

圖 38表示使用 P通 道型 MOS電 晶體之 2電 晶體型記憶單元之寫入動作時之條件和寫入速度之一 實例。

圖 39表 示 施 加 在 實 施 形 態 8之 吸 極 選 擇 型 連 接 之 2電 晶 體型 記 憶 單 元 之 各 種 電 壓 之 電 壓 條 件。

圖 40表示施加在實施形態 8之源極選擇型連接之2電晶體型記憶單元之各種電壓之電壓條件之一實例。

圖 41表示實施形態 9之 2電晶體型記憶單元之電壓施加條件之一實例。

圖 42是 對 應 到 圖 41之 2電 晶 體 型 記 憶 單 元 之 讀 出 動 作 之 時 序 圖。

圖 43是 電 路 圖 , 用 來 表 示 習 知 之 NOR型 快 速 記 憶 器 陣 列

請先閱讀背面之注意事項再填寫本頁)

#### 五、發明説明(58)

之構造。

圖 4 4 是 剖 面 模 式 圖 , 用 來 說 明 習 知 之 非 揮 發 性 半 導 體 記憶 裝 置 之 記 憶 單 元 雷 晶 體 之 構 造 。

圖 45表示 習 知 之 NOR型 快 速 記 憶 器 之 記 憶 單 元 電 晶 體 之 臨 界 值 分 布 。

圖 46表示習知之 NOR型快速記憶器之記憶單元電晶體之臨界值分布。

圖 47用 來 說 明 習 知 之 NOR型 快 速 記 憶 器 之 過 消 除 單 元 之 問 題 。

圖 48是 電 路 圖 , 用 來 表 示 習 知 之 D I N O R 型 快 速 記 億 器 之記 憶 構 造 。

圖 49表示習知之 DINOR型快速記憶器之記憶單元電晶體 之臨界值分布。

圖 50表示習知之 DINOR型快速記憶器之記憶單元電晶體 之臨界值分布。

#### [符號之說明]

102 ··· 位址缓衝器,104,204,304 ··· 記憶單元陣列,106 ··· WL解碼器,108 ··· y解碼器,114 ··· 記憶單元 SG解碼器,110 ··· 高電壓產生電路,112 ··· 負電壓產生電路,120 ··· 阱電位產生電路,132 ··· 讀出電壓產生電路,122 ··· 寫入/消除控制電路,124 ··· 資料輸入/輸出緩衝器,126 ··· 資料驅動器,128 ··· 感測放大器,130 ··· 寫入電路,205 ··· SG解碼器,116,207,208 ··· 源極解碼器,100~300 ··· 非揮發性半等體記憶裝置,L··· 信號線,WL··· 字線,BL··· 位元線,SL

請先閱讀背面之注意事項再填寫本頁

… 源極線,MC… 記憶單元電晶體,MS… 單元選擇電晶體, ,SG… 選擇閘,1… 半導體基板,2,12… 源極區域,3,12, 23… 吸極區域,14… 氧化膜,5,15… 浮動閘極電極,16… 絕錄膜,7,17… 控制閘極電極。

1.一種非揮發性半導體記憶裝置,形成在半導體基板上,其特徵是具備有:

多個記憶單元,被排列成多個列和多個行;

多個字線,被設置成對應到上述多個列之各個;

多個位元線,被設置成對應到上述多個行之各個;和

源極線,用來供給第1電位;

上述之多個記憶單元之各個包含有:

記憶單元電晶體;和

MOS電晶體;

上述之各個記憶單元電晶體包含有:

控制閘極,利用對應之字線用來控制其電位;

源極和吸極,被上述之控制閘極之電位控制,成為互相等通/非等通之狀態;和

浮動閘極;

上述之各個 MOS電晶體使經由對應之上述記憶單元電晶體在上述位元線和上述第1電位之間流動之電流之導通路徑選擇性的進行開閉;

屬於同一列之上述多個 MOS電晶體共用 開極層,更具備多個金屬配線對應到上述同一列之各個;

上述之多個金屬配線之各個被配置成介入有絕緣膜,在對應之上述閘極層之上方具有多個連接孔;

上述之各個金屬配線經由任何一個對應之連接孔形成與上述之對應之閘極層連接:和

更具備有開關選擇裝置,在回應外部位址信號時,選擇

性的將電位供給到上述之各個金屬配線。

2.如申請專利範圍第1項之非揮發性半導體記憶裝置,其中更具備有:

列選擇裝置,在回應外部位址信號時,用來選擇上述之字線;

行 選 擇 裝 置 , 在 回 應 外 部 位 址 信 號 時 , 用 來 選 擇 上 述 之位 元 線 ; 和

寫 入 消 除 裝 置 , 用 來 對 上 述 之 記 憶 單 元 電 晶 體 之 上 述 浮動 閘 極 進 行 注 入 電 子 或 吸 出 電 子 。

- 3.一種非揮發性半導體記憶裝置,形成在半導體基板上其特徵是具備有:
  - 多個記憶單元,被排列成多個列和多個行;
  - 多個字線,被設置成對應到上述多個列之各個;

多個位元線,被設置成對應到上述多個行之各個;和源極線,用來供給第1電位;

上述之多個記憶單元被分割成多個區,各個區包含有被配置成多個列和多個行之多個記憶單元;

上述之多個位元線包含有:

多個主位元線,跨越上述之多個區,被設置成對應到上述多個記憶單元之行;和

多個副位元線群,被設置成分別對應到上述之多個區;上述之各個副位元線群具有多個副位元線與對應之區內之多個行形成對應;

上述之多個記憶單元之各個包含有:

記憶單元電晶體;和

開闢裝置;

上述之各個記憶單元電晶體包含有:

控制閘極,利用對應之字線用來控制其電位;

源極和吸極,被上述之控制閘極之電位控制,成為互相導通/非導通之狀態;和

浮動閘極;

上述之各個開關裝置更包含:

使經由對應之上述記憶單元電晶體在上述位元線和上述第1電位之間流動之電流之導通路徑選擇性的進行開閉;

列選擇裝置,在回應外部位址信號時,用來選擇上述之字線;

行 選 擇 裝 置 · 在 回 應 外 部 位 址 信 號 時 · 用 來 選 擇 上 述 位 元 線 ;

開關選擇裝置,在回應外部位址信號時,用來控制上述之多個開關裝置;

寫入消除裝置,用來對上述之記憶單元電晶體之上述浮動 閘極進行注入電子或吸出電子;和

連接裝置,用來將上述之多個副位元線群選擇性的連接到上述之多個主位元線。

4.如申請專利範圍第3項之非揮發性半導體記憶裝置,其中更具備有讀出裝置,用來讀出被選擇之上述記憶單元電品體之資料;

上述之列選擇裝置在從上述之記憶單元電晶體讀出資料

之讀出動作時,將第2電壓供給到對應之上述字線,在等待時將第3電壓供給到上述之多個字線;和

上述之第2電壓和上述之第3雷壓相同。

5.如申請專利範圍第3項之非揮發性半導體記憶裝置,其中

上述之各個開關裝置是MOS電晶體;

屬於同一列之上述多個 MOS電晶體共用閘極層,和更具備有多個金屬配線對應到上述之同一列之各個;

上述之多個金屬配線之各個經由具有多個連接孔之絕錄膜被配置在對應之上述閘極層之上方;

上述之各個金屬配線經由任何一個對應之上述連接孔形成與上述之對應之閘極層連接;和

上述之開關裝置在回應外部位址信號時,選擇性的將電位供給到上述之各個金屬配線。

- 6.一種非揮發性半導體記憶裝置,形成在半導體基板上,其特徵是具備有:
  - 多 個 記 憶 單 元 , 被 排 列 成 多 個 列 和 多 個 行 ;
  - 多個字線,被設置成對應到上述多個列之各個
  - 多個位元線,被設置成對應到上述多個行之各個;和
  - 源極線,用來供給第1電位;

上述之多個記憶單元之各個包含有:

記憶單元電晶體;和

開闢裝置;

上述之各個記憶單元電晶體包含有:

P型之源極區域和P型之吸極區域,形成在被設於上述半導體基板之主表面之n型阱內;

浮動閘極, 經由隧道氧化膜形成在被上述源極區域和上述吸極區域包夾之通道區域上; 和

控制閘極,經由絕緣膜形成在上述浮動閘極之上方,其電位受對應之字線控制;

上述之各個開關裝置使經由對應之上述記憶單元電晶體在上述位元線和上述第1電位之間流動之電流之導通路徑

7.如申請專利範圍第6項之非揮發性半導體記憶裝置, ,其中更具備有:

列選擇裝置,在回應外部位址信號時,用來選擇上述之字線;

行選擇裝置,在回應外部位址信號時,用來選擇上述位 元線;

開關選擇裝置,在回應外部位址信號時,用來控制上述之多個開關裝置;和

寫入消除裝置,用來對上述之記憶單元電晶體之上述浮動閘極進行注入電子或吸出電子。

8. 一種記憶單元,用來構成形成在半導體基板上之非揮發性半導體記憶裝置之上述記憶單元陣列,具備有:多個字線,被設置成對應到記憶單元陣列之多個列之各個;多個位元線,被設置成對應到上述記憶單元陣列之多個行之各個;和多個源極線,用來供給第1電位;其特徵是具備

有:

記憶單元電晶體,被設在對應之上述位元線和上述第1電位之間,依照對應之上述字線之電位變成導通/非導通狀態,可以以電的和非揮發性的控制其臨界值電壓;和

選擇電晶體,用來使經由上述之記憶單元電晶體在上述位元線和上述第1電位之間流動之電流之導通路徑選擇性的進行開閉;

上述之記憶單元電晶體包含有:

第1不純物區域,形成在上述半導體基板之主表面上;第2不純物區域,形成在上述半導體基板之主表面上,與上述之第1不純物區域具有指定之間隔;

第1電極層,經由第1氧化膜形成在被上述第1不純物區域和上述第2不純物區域包夾之區域之上方;和

第2電極層,經由第1絕緣膜形成在上述之第1電極層之上方;

上述之選擇電晶體包含有:

第 3 不 純 物 區 域 , 形 成 在 上 述 半 導 體 基 板 之 主 表 面 上 ; 第 4 不 純 物 區 域 , 形 成 在 上 述 半 導 體 基 板 之 主 表 面 上 , 與 上 述 之 第 3 不 純 物 區 域 具 有 指 定 之 間 隔 ;

第 3 電 極 層 , 經 由 第 2 氧 化 膜 形 成 在 被 上 述 第 3 不 純 物 區 域 和 上 述 第 4 不 純 物 區 域 包 夾 之 區 域 之 上 方 ; 和

第4電極層,經由第2絕錄膜形成在上述之第3電極層之上方;

上述之第2不純物區域和上述之第3不純物區域共用同一

#### 區域;

上述之第1氧化膜和上述之第2氧化膜以同一工程形成;

上述之第1電極層和上述之第3電極層以同一工程形成;

上述之第1絕緣膜和上述之第2絕緣膜以同一工程形成;

和

上述之第2電極層和上述之第4電極層以同一工程形成。

9.如申請專利範圍第8項之記憶單元,其中

屬於同一列之上述多個選擇電晶體至少共用上述之第3電極層,更具備有多個金屬配線對應到上述同一列之各個

上述之多個金屬配線之各個經由具有多個連接孔之絕緣膜被配置在對應之屬於上述同一列之上述選擇電晶體之上方;和

上述之各個金屬配線經由任何一個對應之上述連接孔形成與上述之對應之第3電極層連接。

10. 一種記憶單元,用來構成非揮發性半導體記憶裝置之上述記憶單元陣列,具備有:多個字線,被設置成對應到記憶單元陣列之多個列之各個;多個位元線,被設置成對應到上述記憶單元陣列之多個行之各個;和多個源極線,用來供給第1電位;其特徵是具備有:

記憶單元電晶體;和

#### MOS電晶體:

上述之記憶單元電晶體包含有:

控制閘極,受對應之上述字線之電位之控制;

源極和吸極,被上述之控制閘極之電位控制,成為互相

導通/非導通之狀態;和

浮動閘極;

上述之 MOS電 晶體 使 經 由 上述之記憶 單元 電 晶體 在 上述位元線 和 上述 第 1 電位之間流動之電流之導通路 徑 選擇性的進行開閉;和

上述之記憶單元電晶體之閘極幅度小於上述之MOS電晶體之閘極幅度。

11.如申請專利範圍第10項之記憶單元,其中

上述之記憶單元電晶體之吸極與對應之上述位元線連接;

上述之記憶單元電晶體之源極與上述之MOS電晶體之一方之導通端子連接;和

上述之MOS電晶體之另外一方之導通端子與上述之源極線連接。

12.如申請專利範圍第10項之記憶單元,其中

上述之 MOS電晶體之另外一方之導通端子與上述之記憶單元電晶體之吸極連接;和

上述之記憶單元電晶體之源極與上述之源極線連接。

13.一種記憶單元,用來構成非揮發性半導體記憶裝置之上述記憶單元陣列,具備有:多個字線,被設置成對應到記憶單元陣列之多個列之各個;和多個位元線,被設置成對應到上述記憶單元陣列之多個行之各個;和多個源極線,用來供給第1電位;其特徵是具備有:

記憶單元電晶體;和

MOS電晶體;

上述之記憶單元電晶體包含有:

控制閘極,受對應之上述字線之電位之控制;

源極和吸極,被上述之控制閘極之電位控制,成為互相等通/非導通之狀態;和

浮動閘極;

上述之 MOS電晶體使經由上述之記憶單元電晶體在上述位元線和上述第1電位之間流動之電流之等通路徑選擇性的進行開閉;和

上述之記憶單元電晶體之吸極,在對上述之記憶單元電晶體進行寫入動作時,被施加寫入電壓;

上述之寫入電壓大於上述記憶單元電晶體之源極/吸極穿通耐壓。

14. 如 申 請 專 利 範 圍 第 1 3 項 之 記 億 單 元 , 其 中

上述之記憶單元電晶體之吸極與對應之上述位元線連接;

上述之記憶單元電晶體之源極與上述之MOS電晶體之一方之導通端子連接;和

上述之 M.O.S. 電 晶 體 之 另 外 一 方 之 導 通 端 子 與 上 述 之 源 極 線 連 接。


15.如申請專利範圍第13項之記憶單元,其中

上述之MOS電晶體之一方之導通端子與對應之上述位元線連接;

上述之NOS電晶體之另外一方之導通端子與上述之記憶


單元電晶體之吸極連接; 和


上述之記憶單元電晶體之源極與上述之源極線連接。



. .


الرابي الم





( )

3.



·).

### 圖 3 5

Tox	Vd	Vcg	寫入速度
100 Å	6V	-10V	~500 <i>µ</i> s

#### 圖 3 6

Tox	Vd	Vcg	寫入速度
100 Å	-4.5V	10V	~500 µs




圖 38

Tox	. Vd	Vcg	寫入速度
100 Å	-6V	6V	~500 µs

#### 圖 3 9

	Vcg	Vsg	Vs	Vd	Vwell	
等 待	٥V	٥٧	0V	٥٧	0∨	
讀出	0V	-1.8V	0V	-1~-1.8V	0V	
寫入	10V	-6V	open	-5V	0V	
消除	-10V	0~8V	8V	open	8V	有阱分割
	-18V	0V	0V	open	,0V	無阱分割


#### 圖 4 0

	Vcg	Vsg	Vs	Vd	Vwell	
等 待	. 0V	٥V	0V	0V	0V	·
讀 出	0V	-1.8V	0V	-1V	٥V	
寫入	10V	0 <b>V</b>	open	-5V	0V	
消除	-10V	0~8V	8V	open	8V	有阱分割
	-18V	0V	0V	open	0V	無阱分割

### 圖 4 1

#### ex. Vcc=1.8Vの時

	Vcg	Vsg	Vs	Vd	Vwell
等待	任意	1.8V	1.8V	1.8V	1.8V
讀出	任意	0V	1.8V	0~1V	1.8V






圖 4 4




圖 4 5




圖 46





圖 4 7






圖 4 9







圖 5 0







-





圖 4







圖 6







圖 8



· •





圖 1 0







圖 1 2



.

•








圖 1 4








.





.

. . `}

-






圖 20

	Vcg	Vsg	Vs	Vd	Vwell
等待	1.8V	٥V	0V	0V	0V
讀出	1.8V	1.8V	0V	1~1.8V	0V



位元線寄生電容量	(x1)	~1pF
記憶單元電晶體之擴散層電容量	(x2)	2fF/cell
位元線上之記憶單元數目	(x3)	2000cell
x2×x3÷2	(x4)	2pF
位元線電容量CBO (=x	(1+x4)	3pF



()

## 圖 2 4


主位元線寄生電容量	(x5)	1pF
副位元線寄生電容量	(x6)	~0.05pF
副位元線上之記憶單元數目	(×8)	64cell
記憶單元電晶體之擴散層電容量	(x7)	2fF/cell
x7×x8÷2	(x9)	0.06pF
選擇閘之電品體電容量	(×10)	~0.2pF
位元線電容量CB1 (=x5+x6+x9	9+x10)	1.3pF


# 圖 2 5

	Vcg	Vsg	Vs	Vd	Vwell	
等待	٥V	0V	٥V	0V	٥٧	
讀出	0V	1.8V	0V	1~1.8V	OV	
寫入	-10V	6V	open	5V	oV	
消除	10V	0~-8V	-8V	open	-8V	有阱分割
	. 18V	٥V	0V	open	0V	無阱分割

	Vcg	Vsg	Vs	Vd	Vwell	
等 待	0V	0∨	٥٧	0V	٥V	
読出	0∨	1.8V	ov	1V	0V	
寫入	-10V	٥٧	open	5V	0V	
消除	10V	0~-8V	-8V	open	-8V	有阱分割
	18V	0V	0V	open	٥V	無阱分割








-

.....



-

٤,

